特許
J-GLOBAL ID：200903082670196196

半導体装置の製造方法

発明者：
山崎 武

山崎 武 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-020983
公開番号（公開出願番号）：特開2000-223564
出願日： 1999年01月29日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 STIのエッジ部分の素子分離絶縁膜が大きく後退しシリコン基板よりも落ち込むため、ゲート加工が困難となり、またキンクや逆狭チャネル効果による電気特性の劣化が起きるという課題を、プロセス付加を少なくして解決を図る。【解決手段】 半導体基板11に素子分離用の溝12を形成した後、その溝12の内部を埋め込むとともに溝12の開口縁部12eを覆いかつ半導体基板11の表面より高い状態に素子分離絶縁膜13を形成し、その後、半導体基板11の表面に形成したパッド酸化膜21や犠牲酸化膜22を除去する際に、素子分離絶縁膜13の上層もエッチング除去され、素子分離絶縁膜13とともに半導体基板11を平坦化する。
請求項（抜粋）：
半導体基板に素子分離用の溝を形成した後、該溝の内部を埋め込むとともに該溝の開口縁部を覆いかつ半導体基板面より高い状態に素子分離絶縁膜を形成する工程と、前記半導体基板の表面に酸化膜を形成した後、該酸化膜とともに前記素子分離絶縁膜の上層をエッチング除去して、前記素子分離絶縁膜とともに前記半導体基板を平坦化する工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/762 ,  H01L 21/76
FI (2件)：
H01L 21/76 D ,  H01L 21/76 L
Fターム (12件)：
5F032AA34 ,  5F032AA39 ,  5F032AA44 ,  5F032AA45 ,  5F032CA17 ,  5F032DA02 ,  5F032DA23 ,  5F032DA24 ,  5F032DA33 ,  5F032DA34 ,  5F032DA53 ,  5F032DA78
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM