特許
J-GLOBAL ID:200903001020873193
半導体装置及び半導体装置評価方法
発明者:
出願人/特許権者:
代理人 (2件):
板垣 孝夫
, 森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願2004-031444
公開番号(公開出願番号):特開2005-223227
出願日: 2004年02月09日
公開日(公表日): 2005年08月18日
要約:
【課題】 多層配線の評価時間の短縮とTEGにおける配線パターン占有面積及びプロービングに必要なパッドの占有面積を縮小化できる半導体装置を提供する。【解決手段】 半導体回路を形成するデバイス以外にテスト素子群として、抵抗値が異なる複数の導電性配線1,2,3を層間絶縁膜5を介して積層し、導電性配線1,2をコンタクトホール6a,6bで並列接続し、導電性配線2,3をコンタクトホール7a,7bで並列接続し、並列接続された導電性配線1,2,3の両端に電圧を印加して電流値を測定し、予め用意された電流値と測定結果を比較して断線を特定する。【選択図】図1
請求項(抜粋):
半導体回路を形成するデバイス以外にテスト素子群として複数の導電性配線が併せて形成された半導体装置であって、
前記複数の導電性配線を層間絶縁膜を介して積層して設け、前記導電性配線の両端を積層方向で隣接する前記導電性配線と並列接続し、かつ前記複数の導電性配線の抵抗が異なることを特徴とする
半導体装置。
IPC (3件):
H01L21/66
, H01L21/822
, H01L27/04
FI (3件):
H01L21/66 Y
, H01L21/66 S
, H01L27/04 T
Fターム (12件):
4M106AA01
, 4M106AA07
, 4M106AB12
, 4M106AB15
, 4M106AB17
, 4M106BA14
, 4M106CA10
, 4M106CA16
, 5F038CD12
, 5F038DT04
, 5F038DT12
, 5F038EZ20
引用特許:
前のページに戻る