特許

J-GLOBAL ID：200903001118625465

半導体装置の製造方法および表示装置

発明者： 宮井 良雄 ,  海田 孝行 ,  ▲吉▼迫 圭三 ,  鈴木 崇夫
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-118647
公開番号（公開出願番号）：特開平8-046211
出願日： 1995年05月17日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】オフ抵抗の低下を防止することが可能な薄膜トランジスタの製造方法を提供する。【構成】ソース・ドレイン領域6と保護絶縁膜5とをマスクとして非晶質シリコン層がパターニングされて能動層4が形成される。このとき、非晶質シリコン層4aのパターニングには異方性エッチングであるRIE法を用いる。その結果、保護絶縁膜5と能動層4の端部4bとを面一にすることができる。その後、デバイスの全面にスパッタ法によって金属層が形成され、その金属層がパターニングされてソース・ドレイン電極7が形成される。このとき、保護絶縁膜5と能動層4の端部4bとが面一に形成されるため、端部4bに形成されていた金属層は完全除去される。そのため、端部4bに残存した金属を介してソース・ドレイン間にリーク電流が流れることはなく、オフ抵抗が低下することもない。

請求項（抜粋）：

被エッチング膜を異方性エッチングによってパターニングする半導体装置の製造方法。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/3065

FI (2件)：

H01L 29/78 627 C ,  H01L 21/302 C

引用特許：

審査官引用 (3件)

• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平4-063814   出願人：富士通株式会社
• 特開平2-196222
  
• 特開平4-051570