特許
J-GLOBAL ID：200903001138147381

スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置

発明者：
中田 行彦

中田 行彦 について

, 
杉原 孝志

杉原 孝志 について

, 
松尾 拓哉

松尾 拓哉 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平7-319312
公開番号（公開出願番号）：特開平9-162411
出願日： 1995年12月07日
公開日（公表日）： 1997年06月20日
要約：
【要約】【課題】 ソース・ドレインコンタクト領域6a、6bと半導体層7との界面におけるオーミック接触を良好にする。リーク電流が少なく、オン電流の増加した特性のよい薄膜トランジスタ11を得る。【解決手段】 ガラス基板1上に遮光膜2および絶縁膜3を形成する。次に、その上にITOからなる絵素電極4を形成し、続いてソース・ドレイン電極5a、5bとしてTaをスパッタリングし、パターニングする。次に、プラズマCVD法により、PH3 を含む雰囲気中でn+ 型アモルファスシリコンを成膜し、ソース・ドレインコンタクト領域6a、6bを形成する。続いて、水素プラズマ処理にて、ソース・ドレインコンタクト領域6a、6b上に形成された自然酸化膜を除去する。その後、反応室の真空を破らずにi型アモルファスシリコンからなる半導体層7を形成する。
請求項（抜粋）：
ソース・ドレイン電極を形成する工程と、不純物が添加された第1の半導体膜を成膜し、該半導体膜をパターニングすることによりソース・ドレイン電極に電気的に接続するソース・ドレインコンタクト領域を形成する工程と、該ソース・ドレインコンタクト領域を水素プラズマに晒した後、真空を破らずに、該ソース・ドレインコンタクト領域上に第2の半導体層を成膜する工程と、該第2の半導体層をパターニングする工程と、その上にゲート絶縁膜を形成する工程と、その上に金属膜を形成、パターニングすることによりゲート電極を形成する工程とを含むことを特徴とするスタガ型薄膜トランジスタの製造方法。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (2件)：
H01L 29/78 616 L ,  H01L 29/78 627 E
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM