特許
J-GLOBAL ID:200903001231758528
不揮発性半導体メモリ装置の動作方法
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2001-155964
公開番号(公開出願番号):特開2002-353342
出願日: 2001年05月24日
公開日(公表日): 2002年12月06日
要約:
【要約】【課題】書き込みまたは消去時の電荷の注入効率を高め、高速化する。【解決手段】チャネル領域30が形成される半導体層28と、その厚さ方向両側にそれぞれ形成された第1,第2絶縁層32,34と、これら第1,第2絶縁層を介して積層された第1,第2電極36,38とを有し、第1,第2絶縁層のうち少なくとも第1絶縁層32中に、電荷蓄積機能を有する電荷蓄積層が形成してある不揮発性半導体メモリ装置の動作方法である。書き込みまたは消去時に、第2電極38に所定電圧を印加して、半導体層28内で高エネルギー電荷を生成し、生成した高エネルギー電荷を、第1電極36の印加電圧により生じた電界により引き寄せ、第1絶縁層32中内の電荷蓄積層に注入する。このとき、半導体層28の電位上昇により高エネルギー電荷の発生効率が高まり、注入効率が急激に増大する。
請求項(抜粋):
チャネル領域が形成される半導体層と、前記半導体層の厚さ方向両側にそれぞれ形成された第1,第2絶縁層と、前記半導体層の厚さ方向両側に、それぞれ前記第1絶縁層または第2絶縁層を介して積層された第1,第2電極とを有し、前記第1,第2絶縁層のうち少なくとも第1絶縁層中に、電荷蓄積機能を有する電荷蓄積層が形成してある不揮発性半導体メモリ装置の動作方法であって、書き込みまたは消去時に、前記第2電極に所定電圧を印加して、前記半導体層内で高エネルギー電荷を生成し、生成した前記高エネルギー電荷を、前記第1電極の印加電圧により生じた電界により引き寄せ、前記第1絶縁層中内の電荷蓄積層に注入する不揮発性半導体メモリ装置の動作方法。
IPC (5件):
H01L 21/8247
, H01L 27/10 481
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (3件):
H01L 27/10 481
, H01L 27/10 434
, H01L 29/78 371
Fターム (22件):
5F083EP02
, 5F083EP18
, 5F083EP24
, 5F083EP77
, 5F083ER09
, 5F083ER11
, 5F083ER30
, 5F083GA06
, 5F083HA02
, 5F083JA35
, 5F083JA36
, 5F083JA53
, 5F083LA12
, 5F083LA16
, 5F083PR36
, 5F083PR40
, 5F101BA01
, 5F101BA45
, 5F101BB05
, 5F101BC02
, 5F101BE05
, 5F101BE07
引用特許:
前のページに戻る