特許
J-GLOBAL ID：200903001327622961

半導体集積回路

発明者：
チン・サウキユン

チン・サウキユン について

, 
大沢 靖男

大沢 靖男 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-186985
公開番号（公開出願番号）：特開2001-015590
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】高圧、高速のスイッチング動作時に発生するノイズ電流の悪影響を低減することができる誘電体分離型の半導体集積回路を提供する。【解決手段】支持基板11上に誘電体分離層12が形成され、この誘電体分離層12上には第1の電位端に接続された活性層13が形成される。さらに、誘電体分離層12上には、前記第1の電位端より電位の低い第2の電位端に接続された活性層14が形成される。さらに、誘電体分離層12上には、活性層13と活性層14との間に配置されると共に、前記第2の電位端より電位の低い第3の電位端に接続された活性層15が形成される。活性層13、14、15間には、これら活性層を分離する誘電体分離層16がそれぞれ形成される。
請求項（抜粋）：
誘電体層により分離されて形成され、第1の電位端に接続された第1の活性層と、誘電体層により分離されて形成され、前記第1の電位端より電位の低い第2の電位端に接続された第2の活性層と、誘電体層により分離されて形成され、前記第1の活性層と第2の活性層との間に配置されると共に、前記第2の電位端より電位の低い第3の電位端に接続された第3の活性層と、を具備することを特徴とする半導体集積回路。
IPC (2件)：
H01L 21/762 ,  H01L 29/786
FI (2件)：
H01L 21/76 D ,  H01L 29/78 622
Fターム (8件)：
5F032AA03 ,  5F032CA17 ,  5F032CA18 ,  5F032CA23 ,  5F032CA24 ,  5F110AA02 ,  5F110CC09 ,  5F110NN62
引用特許：
審査官引用 (3件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平7-009323   出願人：日本電装株式会社
  • 誘電体分離型半導体装置
    公報種別：公開公報   出願番号：特願平5-185121   出願人：株式会社東芝
  • 半導体装置
    公報種別：公開公報   出願番号：特願平5-049656   出願人：日本電装株式会社

前のページに戻る

TOP

BOTTOM