特許

J-GLOBAL ID：200903001345576349

自動生成されたダミー形状にもかかわらず整合する回路素子機能

発明者： ランディス、ハワード、エス
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (4件)： 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
公報種別：公表公報
出願番号（国際出願番号）：特願2007-550384
公開番号（公開出願番号）：特表2008-527712
出願日： 2005年12月16日
公開日（公表日）： 2008年07月24日
要約：

ダミー形状が自動生成される場合であっても、ダミー形状が各々の回路素子について少なくとも実質的に類似となるように、高感度回路素子(172)の周りのダミー形状(200)の配置を制御する方法、システム、プログラムが開示される。1つの実施形態においては、本発明は、ダミー形状パターンのピッチ情報(XP、YP)を設計者に提供することと、ダミー形状が回路素子の各々のインスタンスの周りで少なくとも実質的に同様になるように、ピッチの1つ又は複数の整数倍での回路素子の配置を可能にすることとを含む。別の実施形態は、ダミー形状(306)が実質的に同一になるような領域を示すために回路素子(372)の周りにマーカ(300)の配置を可能にすることと、次に、この回路素子を配置するためにこのマーカを使用することとを含む。マーカ内に生成されるダミー形状は、回路素子の各々のインスタンスについて実質的に同一のダミー形状を保証する。本発明は、さらに、形成された集積回路を含む。

請求項（抜粋）：

集積回路の一部を形成する方法であって、 ダミー形状パターン内のダミー形状間にXピッチ及びYピッチを有するダミー形状パターンを提供するステップと、 複数の実質的に同一の回路素子を基板上に配置することを可能にするステップであって、前記回路素子は、前記Xピッチ及び前記Yピッチの少なくとも一方の整数倍だけ離される、ステップと、 前記回路素子の各々に隣接する実質的に類似なダミー形状を提供するように、前記回路素子と、前記回路素子間の前記ダミー形状パターンとを生成するステップと、 を含む前記方法。

IPC (4件)：

H01L 21/82 ,  G06F 17/50 ,  H01L 21/822 ,  H01L 27/04

FI (4件)：

H01L21/82 C ,  G06F17/50 658N ,  H01L21/82 D ,  H01L27/04 A

Fターム (21件)：

5B046AA08 ,  5B046BA04 ,  5B046JA02 ,  5F038CA02 ,  5F038CA05 ,  5F038CA06 ,  5F038CA17 ,  5F038CA18 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA06 ,  5F064DD02 ,  5F064DD03 ,  5F064DD05 ,  5F064DD14 ,  5F064DD15 ,  5F064DD18 ,  5F064DD24 ,  5F064HH01 ,  5F064HH06 ,  5F064HH07

引用特許：

審査官引用 (2件)

• 半導体装置およびダミーパターンの配置方法
  公報種別：公開公報   出願番号：特願2001-012789   出願人：三菱電機株式会社
• レイアウト設計装置、レイアウト設計方法および半導体装置
  公報種別：公開公報   出願番号：特願2000-401524   出願人：三菱電機株式会社