特許

J-GLOBAL ID：200903074398411390

レイアウト設計装置、レイアウト設計方法および半導体装置

発明者： 北田 修
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-401524
公開番号（公開出願番号）：特開2002-203905
出願日： 2000年12月28日
公開日（公表日）： 2002年07月19日
要約：

【要約】【課題】 ダミーパターンを形成したレイアウトパターンのパターン密度の均一性を向上させることが可能なレイアウト設計装置、レイアウト設計方法およびそのレイアウト設計方法を用いて製造された半導体装置を提供する。【解決手段】 レイアウト設計方法は、半導体装置の複数の回路パターンを入力する入力工程S10と、入力された複数の回路パターンの位置データを認識する認識工程S20と、認識された回路パターンの位置データに基づいて決定された繰返し距離ごとに配置された複数のダミーパターンを含むダミーパターン群を生成するダミーパターン配置工程S30と、ダミーパターン群から、回路パターンと重ならない領域に位置するダミーパターンを含む最終ダミーパターンを抽出する抽出工程S40と、抽出された最終ダミーパターンと回路パターンとを含むレイアウトパターンを出力する出力工程S50とを備える。

請求項（抜粋）：

半導体装置の複数の回路パターンを入力する入力手段と、入力された前記複数の回路パターンの位置データを認識する認識手段と、前記認識された回路パターンの位置データに基づいて決定された繰返し距離ごとに配置された複数のダミーパターンを含むダミーパターン群を生成するダミーパターン配置手段と、前記ダミーパターン群から、前記回路パターンと重ならない領域に位置するダミーパターンを含む最終ダミーパターンを抽出する抽出手段と、前記抽出された最終ダミーパターンと前記回路パターンとを含むレイアウトパターンを出力する出力手段とを備える、レイアウト設計装置。

IPC (5件)：

H01L 21/82 ,  G06F 17/50 658 ,  H01L 21/027 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

G06F 17/50 658 P ,  H01L 21/82 W ,  H01L 21/30 502 Z ,  H01L 27/04 A

Fターム (18件)：

5B046AA08 ,  5B046BA04 ,  5B046GA06 ,  5F038CA02 ,  5F038CA17 ,  5F038CA18 ,  5F038EZ20 ,  5F046AA28 ,  5F064BB14 ,  5F064BB35 ,  5F064EE02 ,  5F064EE09 ,  5F064EE14 ,  5F064EE15 ,  5F064EE17 ,  5F064EE19 ,  5F064EE60 ,  5F064HH06

引用特許：

審査官引用 (5件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-181973   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• VLSI(verylargescaleintegration)回路及びその製造方法
  公報種別：公開公報   出願番号：特願平11-108585   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-161251   出願人：三菱電機株式会社
• ダミーパターンを有する半導体装置及びダミーパターン配置方法
  公報種別：公開公報   出願番号：特願2000-373374   出願人：富士通株式会社
• ダミーパターンのレイアウト決定方法、それを用いた半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-171715   出願人：三菱電機株式会社