半導体装置及びその制御回路

発明者：
出願人/特許権者：
代理人 (1件)：鈴木章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-255546
公開番号（公開出願番号）：特開平9-073784
出願日： 1995年09月07日
公開日（公表日）： 1997年03月18日
要約：

【要約】【課題】 MOSトランジスタの動作速度を早めるべく、そのしきい電圧を低くすると、定常電流が無視できなくなり、消費電力が増大する。【解決手段】高電位の第1の電源線101と、低電位の第2の電源線102と、前記第1の電源線101の電位と等電位または若干低電位に設定可能な第3の電源線103と、前記第2の電源線102の電位と等電位または若干高電位に設定可能な第4の電源線104とを備える。スタチック型メモリセルを構成するpMOSトランジスタP1,P2の基板端子を第1の電源線101に、ソースを第3の電源線103にそれぞれ接続し、nMOSトランジスタN1,N2の各基板端子を第2の電源線102に、ソースを第4の電源線104にそれぞれ接続する。第1及び第2の電源線と、第3及び第4の電源線との間に、待機時には電位差を持たせ、駆動時には等電位とする。

請求項（抜粋）：

MOSトランジスタを回路素子とし、そのしきい電圧を低く設定した半導体装置において、前記MOSトランジスタのソース端子を基板端子と等しくまたはこれよりも絶対電位を低く設定可能な電源線に接続したことを特徴とする半導体装置。

引用特許：

審査官引用 (1件)

スタティックRAM
公報種別：公開公報出願番号：特願平6-006025 出願人：富士通株式会社

前のページに戻る