特許
J-GLOBAL ID：200903001488748280
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-006983
公開番号（公開出願番号）：特開平8-204158
出願日： 1995年01月20日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】ビット線を主ビット線と副ビット線に分割する半導体メモリ装置のメモリのスピードの向上、集積度の向上を達成する。【構成】それぞれ複数のメモリトランジスタMTと接続された複数の副ビット線SBLと、これらの副ビット線SBLが選択的に接続される主ビット線MILとを有する半導体メモリ装置であって、主ビット線MILを構成する導電層と同一導電層で主ビット線と電気的に分離した補助配線層ELを形成すると共に、該補助配線層ELを副ビット線SBLと接続する。
請求項（抜粋）：
それぞれ複数のメモリトランジスタと接続された複数の副ビット線と、これらの副ビット線が選択的に接続される主ビット線とを有する半導体メモリ装置であって、主ビット線を構成する導電層と同一導電層で主ビット線と電気的に分離した補助配線層を形成し、該補助配線層を副ビット線と接続したことを特徴とする半導体メモリ装置。
IPC (2件)：
H01L 27/115
, H01L 27/10 471
