特許
J-GLOBAL ID：200903001547131543
積層型電子部品の製法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2002-249810
公開番号（公開出願番号）：特開2004-087992
出願日： 2002年08月28日
公開日（公表日）： 2004年03月18日
要約：
【課題】寸法通りの凹溝を一挙にかつ確実に形成するとともに、素子本体に対する外部電極の付着強度を向上でき、隣設する内部電極同士の導通を抑制できる積層型電子部品の製法を提供する。【解決手段】素子本体成形体31が、その対向する側面に、内部電極パターン3端が露出し、かつ熱処理により分解する飛散物質11が充填された凹溝21を、内部電極パターン3一層おきに交互に形成し、凹溝21間の素子本体成形体23側面に金属とガラスを含有する導電膜22を形成してなり、熱処理により凹溝21間の素子本体31側面に露出した内部電極29端部に、根元部がガラス51に埋設された導電性端子35が形成される。【選択図】図4
請求項（抜粋）：
複数のセラミックグリーンシートと複数の内部電極パターンを積層してなる素子本体成形体を作製する工程と、該素子本体成形体を熱処理して、セラミックスと内部電極とが交互に積層され、かつ対向する側面に、内部電極端が露出する凹溝が交互に形成された素子本体を作製する工程と、前記凹溝が形成された素子本体の対向する側面に、前記内部電極と交互に電気的に接続する外部電極をそれぞれ形成する工程とを具備する積層型電子部品の製法であって、前記素子本体成形体が、その対向する側面に、前記内部電極パターン端が露出し、かつ前記熱処理により分解する飛散物質が充填された凹溝を、前記内部電極パターン一層おきに交互に形成し、前記凹溝間の素子本体成形体側面に金属とガラスを含有する導電膜を形成してなり、前記熱処理により前記凹溝間の素子本体側面に露出した内部電極端部に、根元部がガラスに埋設された導電性端子が形成されることを特徴とする積層型電子部品の製法。
IPC (4件)：
H01L41/22
, H01G4/30
, H01L41/083
, H01L41/187
H01L41/22 Z
, H01G4/30 311E
, H01L41/08 S
, H01L41/18 101D
, H01L41/08 Q
5E082AB03
, 5E082BC32
, 5E082EE04
, 5E082EE35
, 5E082FG06
, 5E082FG26
, 5E082GG10
, 5E082GG28
, 5E082JJ03
, 5E082JJ15
, 5E082JJ23
