特許
J-GLOBAL ID:200903001572197168

不揮発性半導体記憶装置

発明者:
出願人/特許権者:
代理人 (8件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2007-096883
公開番号(公開出願番号):特開2007-184103
出願日: 2007年04月02日
公開日(公表日): 2007年07月19日
要約:
【課題】3値の情報を記憶することができ、かつ誤ベリファイを招くことなく書き込みベリファイ動作の高速化をはかり得るEEPROMを提供すること。【解決手段】電気的書替え可能なメモリセルをマトリクス配置したメモリセルアレイ1を有し、1つのメモリセルに3つの記憶状態を持たせたEEPROMにおいて、メモリセルアレイに接続される複数のビット線と、メモリセルアレイに接続される複数のワード線と、各々がそれぞれのビット線に対して設けられ、各々が2つ以上のバイナリデータラッチ回路から構成され、対応するメモリセルに書き込まれるn値の書き込みデータを2以上のバイナリデータの組み合わせで記憶し、対応するメモリセルから読み出されるn値の読み出しデータを2以上のバイナリデータの組み合わせで記憶する複数のデータラッチ回路とを備えた。【選択図】 図1
請求項(抜粋):
電気的書き替えを可能としn個の記憶状態(n≧3)を持つことが可能な複数のメモリセルが直列接続されたNANDセルユニットと、前記NANDセルユニット内の書き込みのために選択されたメモリセルに書き込み電圧を印加し、前記選択されたメモリセル以外のメモリセルに0Vと前記書き込み電圧との中間である電圧を持つ中間電圧を印加する書き込み回路と、を備えた不揮発性半導体記憶装置であって、 前記中間電圧が前記選択されたメモリセル以外のメモリセルに印加されるのを待って、前記書き込み電圧は前記選択されたメモリセルに印加されることを特徴とする不揮発性半導体記憶装置。
IPC (3件):
G11C 16/02 ,  G11C 16/04 ,  G11C 16/06
FI (4件):
G11C17/00 641 ,  G11C17/00 611A ,  G11C17/00 622E ,  G11C17/00 634G
Fターム (16件):
5B125BA02 ,  5B125BA19 ,  5B125CA06 ,  5B125CA08 ,  5B125DB08 ,  5B125DB11 ,  5B125DB19 ,  5B125EA05 ,  5B125EB01 ,  5B125EB07 ,  5B125ED07 ,  5B125EF02 ,  5B125EF03 ,  5B125EJ08 ,  5B125FA01 ,  5B125FA02
引用特許:
審査官引用 (6件)
  • 特開平2-232900
  • 特開平4-254994
  • 特開平4-119594
全件表示

前のページに戻る