特許
J-GLOBAL ID:200903001688413321
メモリモジュール
発明者:
,
出願人/特許権者:
代理人 (3件):
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
公報種別:公開公報
出願番号(国際出願番号):特願2005-121210
公開番号(公開出願番号):特開2006-301863
出願日: 2005年04月19日
公開日(公表日): 2006年11月02日
要約:
【課題】 メモリチップの機種に対応して動作を切換可能なメモリモジュールを提供する。【解決手段】 インターフェースチップおよびインターポーザチップを電気的に接続するための中継配線を有し、インターフェースチップとインターポーザチップとの間に設けられたメモリコアチップ10a〜10dと、メモリコアチップの機種情報を中継配線を介してインターフェースチップに送出するインターポーザチップ40と、インターポーザチップから受信する機種情報に対応してメモリコアチップを制御するインターフェースチップ30とを有する構成である。【選択図】 図1
請求項(抜粋):
情報を格納するためのメモリコアチップと該メモリコアチップのデータの入出力を制御するインターフェースチップと該インターフェースチップと外部との間で前記データを送受信するインターポーザチップとを有するメモリモジュールにおいて、
前記メモリコアチップは、
前記インターフェースチップと前記インターポーザチップとの間に設けられ、該インターフェースチップおよび該インターポーザチップを電気的に接続するための中継配線を有し、
前記インターポーザチップは、
前記メモリコアチップの機種情報を前記中継配線を介して前記インターフェースチップに送出し、
前記インターフェースチップは、
前記インターポーザチップから受信する前記機種情報に対応して前記メモリコアチップを制御することを特徴とするメモリモジュール。
IPC (4件):
G06F 12/06
, H01L 25/18
, H01L 25/07
, H01L 25/065
FI (3件):
G06F12/06 521H
, G06F12/06 510B
, H01L25/08 Z
Fターム (2件):
引用特許:
出願人引用 (8件)
-
半導体集積回路およびその形成方法
公報種別:公開公報
出願番号:特願平5-078431
出願人:日本電気株式会社
-
メモリモジュール及びメモリシステム
公報種別:公開公報
出願番号:特願2003-115834
出願人:エルピーダメモリ株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願2004-055630
出願人:株式会社日立製作所, エルピーダメモリ株式会社
-
半導体記憶装置及びその負荷試験方法
公報種別:公開公報
出願番号:特願2005-034009
出願人:エルピーダメモリ株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願2003-013953
出願人:株式会社ルネサステクノロジ
-
メモリシステム
公報種別:公開公報
出願番号:特願2001-052484
出願人:富士通株式会社
-
積層型半導体デバイス
公報種別:公開公報
出願番号:特願2001-288048
出願人:株式会社東芝
-
メモリ制御装置
公報種別:公開公報
出願番号:特願2002-079827
出願人:株式会社リコー
全件表示
前のページに戻る