特許

J-GLOBAL ID：200903001823086948

パルス幅変調回路及びその制御方法

発明者： マルクス、ラーデマッヒャー
出願人/特許権者： ミネベア株式会社
代理人 (6件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康 ,  高橋 佳大
公報種別：公開公報
出願番号（国際出願番号）：特願2004-005555
公開番号（公開出願番号）：特開2004-229279
出願日： 2004年01月13日
公開日（公表日）： 2004年08月12日
要約：

【課題】 パルス幅変調器の分解能を向上させ、特に高い分解能によってより精密に設定可能な基準信号を生成することができるパルス幅変調回路及びその制御方法を提供する。【解決手段】 本発明は、少なくとも記憶レジスタ及びカウンタを含む設定ユニットを備え、所望のパルス・デューティ係数を有する基準信号を生成するパルス幅変調回路に関する。記憶レジスタは、少なくともほぼ所望のパルス・デューティ係数に相当し、パルス幅変調回路における1動作サイクル中に基準信号を生成するために設定される値を記憶するように構成され、カウンタは、動作サイクル(A)中に、記憶された第1の値が記憶レジスタから何回読み出されるかを示すサイクル数(Y)を設定し、記憶レジスタに記憶された値は動作サイクル中に変更可能である。【選択図】 図2

請求項（抜粋）：

少なくとも記憶レジスタ及びカウンタを含む設定ユニットを備え、 前記記憶レジスタは、少なくともほぼ所望のパルス・デューティ係数に相当し、パルス幅変調回路における1動作サイクル中に基準信号を生成するために設定される値を記憶するように構成され、 前記カウンタは、動作サイクル(A)中に、記憶された第1の値が前記記憶レジスタから何回読み出されるかを示すサイクル数(Y)を設定し、 前記記憶レジスタに記憶される値が動作サイクル中に変更可能である、 所望のパルス・デューティ係数を有する基準信号を生成するパルス幅変調回路。

IPC (2件)：

H03K7/08 ,  H02M3/155

FI (3件)：

H03K7/08 B ,  H02M3/155 F ,  H02M3/155 P

Fターム (13件)：

5H730AS01 ,  5H730BB14 ,  5H730BB57 ,  5H730CC01 ,  5H730DD03 ,  5H730DD26 ,  5H730EE59 ,  5H730FD01 ,  5H730FF08 ,  5H730FF09 ,  5H730FG05 ,  5H730FG12 ,  5H730FV09

引用特許：

審査官引用 (3件)

• 電子スロットル制御装置
  公報種別：公開公報   出願番号：特願2000-314685   出願人：愛三工業株式会社, トヨタ自動車株式会社
• 特開昭64-037124
  
• モータ駆動方法及び装置
  公報種別：公開公報   出願番号：特願平11-361986   出願人：富士通株式会社