特許

J-GLOBAL ID：200903001920098489

半導体記憶装置

発明者： 黒木 孝一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 弘男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-296790
公開番号（公開出願番号）：特開平11-135744
出願日： 1997年10月29日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】 センスアンプの寸法増大を最小限に抑え、一つのセンスアンプ活性化信号に接続されるセンスアンプの数を少なくし、かつ配線長さを短縮させる。更に、センスアンプ活性化信号発生回路の充放電能力を大きくする。【解決手段】 センスアンプを構成するN型MOSトランジスタ、あるいはP型MOSトランジスタを活性化する信号を発生する回路の内のいずれか一方を、分割したセンスアンプ領域の間の領域に配置し、他方の活性化信号発生回路を、センスアンプを構成するMOSトランジスタに隣接して配置する。これにより、センスアンプの寸法増大を最小限に抑え、一つのセンスアンプ活性化信号に接続されるセンスアンプの数を少なくでき、しかも配線長さを短縮し、更に、センスアンプ活性化信号発生回路の充放電能力を大きくすることができる。

請求項（抜粋）：

メモリセルからデイジット線に読み出した情報を増幅するセンスアンプを多数配列してセンスアンプ領域を形成するとともに、前記センスアンプをN型MOSトランジスタとP型MOSトランジスタとで構成した半導体記憶装置において、前記センスアンプ領域を複数に分割するとともに、前記N型MOSトランジスタを活性化する信号を発生する回路と、前記P型MOSトランジスタを活性化する信号を発生する回路のいずれか一方を、分割した前記センスアンプ領域の間の領域に配置し、他方の活性化信号発生回路をセンスアンプを構成するMOSトランジスタに隣接してセンスアンプ領域内に配置したことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/409 ,  G11C 11/401

FI (4件)：

H01L 27/10 681 G ,  G11C 11/34 353 E ,  G11C 11/34 371 K ,  H01L 27/10 681 E

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-010527   出願人：日本電気株式会社