特許
J-GLOBAL ID：200903001939478797

低消費電力プロセッサ

発明者：
熊本 乃親

熊本 乃親 について

, 
内島 誠

内島 誠 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-039872
公開番号（公開出願番号）：特開平8-234861
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：
【要約】【目的】 ディジタル信号処理プロセッサ(DSP) などのプログラム処理のプロセッサに関し、其の低消費電力化を目的とする。【構成】 プログラムを処理するプロセッサ(10)の複数の回路ブロック(1〜n)の別々のクロック入力(CLK1 〜CLKn) を, 有効にするか無効にするかの手段(例えば各クロック入力に対し符号 0/1のフラグACLK1 〜ACLKn を付加する手段)を該プロセッサの外部に具えるように構成する。
請求項（抜粋）：
プログラムを処理するプロセッサ(10)の複数の回路ブロック(1〜n)の別々のクロック入力(CLK1 〜CLKn) を, 有効又は無効とする手段を該プロセッサの外部に具えたことを特徴とする低消費電力プロセッサ。
引用特許：
審査官引用 (21件)
  • 演算回路の消費電力低減方式
    公報種別：公開公報   出願番号：特願平3-114572   出願人：富士通株式会社
  • 特開平2-150914
  • 特開平3-004334
全件表示

前のページに戻る

TOP

BOTTOM