特許
J-GLOBAL ID：200903001944499328

差動電流モード伝送回路

発明者：
空元 孝夫

空元 孝夫 について

, 
小笹 正之

小笹 正之 について

, 
小林 仁

小林 仁 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2007-051811
公開番号（公開出願番号）：特開2008-219283
出願日： 2007年03月01日
公開日（公表日）： 2008年09月18日
要約：
【課題】高周波特性が良好で、出力段の耐圧が高い差動電流モード伝送回路を提供する。【解決手段】Si-BJT(接合型バイポーラシリコントランジスタ)を用いて構成された第一のバッファ3と、SiGeHBT(シリコン-ゲルマニウムへテロ接合型バイポーラトランジスタ)、またはSiGeHBTとSi-BJT、またはSiGeHBT、シリコンMOSFETおよびSi-BJTを用いて構成された信号処理回路4と、SiGeHBTとSi-BJT、またはSiGeHBTとシリコンMOSFETを用いて構成された最終段の第二のバッファ5とを備え、第一のバッファ、信号処理回路および第二のバッファが、同一半導体チップに集積される。【選択図】図1
請求項（抜粋）：
Si-BJT(接合型バイポーラシリコントランジスタ)を用いて構成された第一のバッファと、 SiGeHBT(シリコン-ゲルマニウムへテロ接合型バイポーラトランジスタ)を用いて構成された信号処理回路と、 SiGeHBTとSi-BJTを用いて構成された最終段の第二のバッファとを備え、 前記第一のバッファ、前記信号処理回路および前記第二のバッファが、同一半導体チップに集積された差動電流モード伝送回路。
IPC (7件)：
H03F 3/19 ,  H03F 3/45 ,  H03F 3/68 ,  H01L 21/822 ,  H01L 27/082 ,  H01L 21/824 ,  H01L 27/06
FI (7件)：
H03F3/19 ,  H03F3/45 Z ,  H03F3/68 Z ,  H01L27/08 101B ,  H01L27/06 101U ,  H01L27/06 101D ,  H01L27/06 321B
Fターム (43件)：
5F048AA10 ,  5F048AB05 ,  5F048AB07 ,  5F048AB10 ,  5F048AC07 ,  5F048BA14 ,  5F082AA02 ,  5F082AA06 ,  5F082BA35 ,  5F082BC03 ,  5F082BC09 ,  5F082BC15 ,  5F082CA01 ,  5F082FA03 ,  5F082FA13 ,  5F082FA17 ,  5F082FA20 ,  5F082GA04 ,  5J500AA01 ,  5J500AA11 ,  5J500AA12 ,  5J500AA22 ,  5J500AC33 ,  5J500AC62 ,  5J500AF15 ,  5J500AH02 ,  5J500AH06 ,  5J500AH10 ,  5J500AH25 ,  5J500AH30 ,  5J500AK05 ,  5J500AK06 ,  5J500AK12 ,  5J500AK20 ,  5J500AK48 ,  5J500AM04 ,  5J500AM08 ,  5J500AM17 ,  5J500AM22 ,  5J500AS13 ,  5J500AT01 ,  5J500DN01 ,  5J500DP02
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM