特許

J-GLOBAL ID：200903002057924355

カウンタ回路

発明者： 小嶋 秀典
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-154886
公開番号（公開出願番号）：特開平9-008649
出願日： 1995年06月21日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】カウンタの初期値設定と同時に入力した計数パルスのカウントミスを防止でき、伝送路監視用のエラーカウンタ等に好適なカウンタ回路を提供する。【構成】クロックに同期して計数パルスをカウントする同期式カウンタ2と、前記カウンタ2への初期値ロード値を前記計数パルスの状態により切り替えるセレクタ1と、カウンタ2の最終出力をラッチするD型フリップフロップ3からなる。初期値をロードするフレームパルスと計数パルスのエラーパルスが同時に入力された場合、初期値のロードが優先するため、セレクタからLSBに“1”を送出S13して実質的に1カウントを実行させる。

請求項（抜粋）：

被計数パルスの入力端子と計数初期値のロード端子と前記計数初期値をロードする制御端子と計数値の出力端子を有するカウンタと、前記被計数パルスの状態に応じて前記計数初期値を切り換えて前記ロード端子に印加するセレクタとを有することを特徴とするカウンタ回路。

IPC (2件)：

H03K 21/38 ,  H04L 1/00

FI (3件)：

H03K 21/38 ,  H04L 1/00 A ,  H04L 1/00 C

引用特許：

審査官引用 (2件)

• 特開昭63-144624
  
• 計数回路
  公報種別：公開公報   出願番号：特願平6-183235   出願人：富士通株式会社