特許
J-GLOBAL ID：200903002088998020
抵抗ラダー回路およびディジタル-アナログ変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2006-272888
公開番号（公開出願番号）：特開2008-092422
出願日： 2006年10月04日
公開日（公表日）： 2008年04月17日
要約：
【課題】抵抗ラダー型DAC回路に係り、抵抗素子などの制御不能因子の削減による、抵抗ラダー型DAC回路の線形性を向上する。【解決手段】電圧供給端子と電圧取り出し端子間に複数の抵抗が直列接続され、該複数の抵抗が特定の比率に設定された高電圧側の直列抵抗群と、高電圧側の直列抵抗群の各抵抗の接続点と電圧取り出し端子間に各々接続された高電圧側のスイッチ群と、電圧取り出し端子に複数の抵抗が直列接続され、複数の抵抗がそれぞれ特定の比率に設定された低電圧側の直列抵抗群と、低電圧側の直列抵抗群の各抵抗の接続点と基準電位間に各々接続された低電圧側のスイッチ群と、高電圧と低電圧側のスイッチ群で高電圧と低電圧側の直列抵抗群の各々の抵抗の接続点を切り替え、合成抵抗値が重複しないようにスイッチ制御する制御回路とを有し、抵抗数を削減することで、抵抗値ばらつきのランダム性を低減する。【選択図】図2
請求項（抜粋）：
特定の比率を持った抵抗およびスイッチ群により構成されるマトリクス制御の抵抗ラダー回路において、前記抵抗の合成抵抗値が1つも重複することなく、前記スイッチの組み合わせにより、前記合成抵抗の抵抗値を全ての階調に割り付けることのできる
抵抗ラダー回路。
IPC (2件)：
FI (2件)：
Fターム (8件)：
5J022AB04
, 5J022AB05
, 5J022AB09
, 5J022BA04
, 5J022CB02
, 5J022CB07
, 5J022CF07
, 5J022CG01
