特許
J-GLOBAL ID:200903002121682239
半導体装置用パッケージ及びその製造方法並びに半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
綿貫 隆夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-394694
公開番号(公開出願番号):特開2003-197809
出願日: 2001年12月26日
公開日(公表日): 2003年07月11日
要約:
【要約】【課題】 搭載した半導体素子の電極端子からキャパシターに至る導電回路を可及的に短縮し得る半導体装置を提供する。【解決手段】 回路基板14内にキャパシター18が配設された半導体装置用パッケージ15に半導体素子12が搭載された半導体装置10おいて、該キャパシター18が、半導体素子12が搭載された回路基板14の半導体素子搭載面の直下に配設され、半導体素子12とキャパシター18とを電気的に接続する導体回路が最短距離となるように、回路基板14の半導体素子搭載面には、半導体素子の電極端子12aが直接接続される一面側が露出する接続パッド32cの他面側に、キャパシター18の外部接続端子18aが直接接続されていることを特徴とする。
請求項(抜粋):
半導体素子が搭載される回路基板内にキャパシターが配設された半導体装置用パッケージにおいて、該キャパシターが、前記半導体素子が搭載される回路基板の半導体素子搭載面の直下に配設され、前記回路基板の半導体素子搭載面に、前記半導体素子の電極端子の各々が直接接続されるように一面側が露出する接続パッドが形成されていると共に、前記接続パッドのうち、前記キャパシターの外部接続端子に対応する半導体素子の電極端子が接続される接続パッドの他面側に、前記キャパシターの外部接続端子が直接接続されていることを特徴とする半導体装置用パッケージ。
IPC (2件):
FI (2件):
H05K 3/46 Q
, H01L 23/12 B
Fターム (18件):
5E346AA02
, 5E346AA03
, 5E346AA12
, 5E346AA15
, 5E346AA43
, 5E346AA60
, 5E346BB01
, 5E346BB11
, 5E346BB16
, 5E346CC10
, 5E346CC31
, 5E346DD03
, 5E346DD31
, 5E346EE31
, 5E346FF04
, 5E346FF45
, 5E346GG28
, 5E346HH05
引用特許:
前のページに戻る