特許
J-GLOBAL ID：200903002122581142
スイッチトキャパシタ回路およびこれを構成する演算増幅器の有限ゲインによる誤差分の補正方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-173288
公開番号（公開出願番号）：特開2000-013189
出願日： 1998年06月19日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】演算増幅器を用いて構成したスイッチトキャパシタ回路において演算増幅器のDCゲインが有限なことにより発生する誤差分を補正する。【解決手段】非反転入力端子を接地した演算増幅器1と、この演算増幅器1の反転入力端子に並列に接続されるコンデンサC1、C2と、このコンデンサC1、C2の夫々の一端に接続され、制御信号(図示せず)によって開閉制御可能なスイッチSW1、SW2と、コンデンサC2の両端の夫々と接地点との間に接続され、制御信号(図示せず)によって開閉制御可能なスイッチSW3、SW4と、演算増幅器1の出力端子とコンデンサC1の一端とに接続され、図示しない制御信号によって開閉制御可能なスイッチSW5とを有し、さらに、コンデンサC2に並列に微小容量C3を設けた構成になっている。
請求項（抜粋）：
スイッチトキャパシタ回路であって、演算増幅器と、前記演算増幅器の入力端子に接続されるコンデンサ対と、前記演算増幅器が前記コンデンサ対を用いて、与えられた入力信号をサンプル、ホールドして出力するように開閉制御される複数のスイッチとを備え、前記コンデンサ対の内の一方のコンデンサに並列に微小容量を設けたことを特徴とするスイッチトキャパシタ回路。
IPC (2件)：
FI (2件)：
Fターム (15件)：
5J023CA07
, 5J023CB01
, 5J023CB03
, 5J023CB08
, 5J023CB09
, 5J069AA01
, 5J069AA47
, 5J069AA53
, 5J069CA18
, 5J069HA31
, 5J069HA32
, 5J069HA39
, 5J069KA01
, 5J069MA10
, 5J069QA03
