特許

J-GLOBAL ID：200903002149300510

集積回路用コンデンサの構造およびその製造方法

発明者： エメッシュ・イスマイル・ティー ,  カルダー・イアイン・ディー ,  ホー・ヴ・キュー ,  ジョリー・ガーヴァインダー ,  マドセン・リネット・ディー
出願人/特許権者： ノーザン・テレコム・リミテッド ,  マックマスター ユニバーシティー
代理人 (1件)： 泉 和人
公報種別：公表公報
出願番号（国際出願番号）：特願平7-509459
公開番号（公開出願番号）：特表平9-504412
出願日： 1994年09月20日
公開日（公表日）： 1997年04月28日
要約：

【要約】集積回路のメモリ素子用のコンデンサ構造を形成する方法が供給される。この方法は、第1の導電性電極を設け、その上に第1の誘電体材料の層を形成し、その誘電体層を通して貫通孔を開け、その貫通孔の中に第1の誘電体より高誘電体強度を有するコンデンサ誘電体を設け、そのコンデンサ誘電体は第1の電極と接触し、その結果生ずる構造を平面化し、その後、その上に第2の導電性電極を形成する。好ましくは、第2の誘電体が強誘電体材料を含む場合には、貫通孔の側壁に誘電体障壁層が設けられ、強誘電体と第1の誘電体層の間の拡散障壁を供給する。利点としては、化学機械研摩によって平面化が行われ、充分に平らなトポグラフィが得られる。この方法は、サブミクロンVLSIおよびULSI集積回路用のCMOS、バイポーラおよびバイポーラCMOSプロセスで集積化できる簡単でコンパクトな構造のコンデンサを供給できる。

請求項（抜粋）：

基板上に形成される集積回路用メモリ素子のコンデンサ構造において: 基板上に第1の電極を構成する第1の導電層と、 第1の誘電体を介して第1の電極の上に延びる貫通孔の側壁を構成する第1の誘電体材料の上部層と、 第1の誘電体材料より誘電体強度が高いコンデンサ誘電体材料層(その下の第1の電極と接触し、表面が周囲の誘電体層の表面と同一平面上にある)で埋められる貫通孔と、 コンデンサ誘電体の表面と接する第2の電極を形成する第2の導電層と、から構成されることを特徴とする集積回路用メモリ素子のコンデンサ構造。

IPC (8件)：

H01L 27/108 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 27/04 ,  H01L 27/10 451 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• 特開平4-082266
  
• 特開平4-266062
  
• 半導体素子および強誘電体コンデンサ
  公報種別：公開公報   出願番号：特願平6-147041   出願人：モトローラ・インコーポレイテッド