特許

J-GLOBAL ID：200903002171467010

電界効果トランジスタとその製法

発明者： 野口 隆
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平5-094454
公開番号（公開出願番号）：特開平6-310711
出願日： 1993年04月21日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 充分微細なMOSFETの形成を、量産的に行うことができるようする。【構成】 半導体基体1の表面に段差2を形成し、この段差2の壁面2Wにゲート絶縁層3を介してゲート電極4を被着形成してこの段差2にゲート部を形成し、この半導体基体1の段差2の上面2a及び底面2bのいずれか一方と他方に、ゲート部を挟んでソース領域5とドレイン領域6とを形成する。

請求項（抜粋）：

半導体基体の表面に段差が形成され、該段差の壁面にゲート絶縁層を介してゲート電極が被着形成されて該段差にゲート部が形成され、上記半導体基体の上記段差の上面及び底面にそれぞれ上記ゲート部を挟んでソース領域及びドレイン領域が形成されて成ることを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 29/784 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 G ,  H01L 29/78 301 P

引用特許：

審査官引用 (4件)

• 特開昭63-131584
  
• 特開平3-068167
  
• 特開昭50-134776
  
• 特開昭60-136369