トリプラ

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-276988
公開番号（公開出願番号）：特開平10-105632
出願日： 1996年09月27日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】半導体集積回路上に形成される、低消費電流で、低電圧動作可能な3つの入力信号電圧を乗算するトリプラの提供。【解決手段】3つの入力信号電圧Vx、Vy、Vzが入力され、aVx+bVy+cVz、aVx+(b-1)Vy+cVz、(a-1)Vx+bVy+(c-1)Vz、(a-1)Vx+(b-1)Vy+cVz、(a-1)Vx+(b-1)Vy+(c-1)Vz、(a-1)Vx+bVy+cVz、aVx+(b-1)Vy+cVz、aVx+bVy+(c-1)Vz(a、b、cは任意の定数)を出力する電圧加算回路と、電圧加算回路の8つの出力電圧をそれぞれのベースに印加される、エミッタが共通接続された8個のトランジスタが1つの共通定電流源で駆動されるオクトテ-ルセルを有し第1〜第4のトランジスタのコレクタは共通接続されて差動出力の一の端子を、第5〜第8のトランジスタのコレクタは共通接続されて差動出力の他の端子を構成する。

請求項（抜粋）：

エミッタが共通接続された第1から第8の8個のトランジスタが1つの共通定電流源で駆動されてなるオクトテールセルを備え、前記第1から第4のトランジスタのコレクタは共通接続されて差動出力端子対の一方の端子を構成し、前記第5から第8のトランジスタのコレクタは共通接続されて前記差動出力端子対の他方の端子を構成し、3つの入力信号電圧Vx、Vy、Vzが入力され、前記第1から第8のトランジスタのベースには、それぞれ、aVx+bVy+cVz、aVx+(b-1)Vy+cVz、(a-1)Vx+bVy+(c-1)Vz、(a-1)Vx+(b-1)Vy+cVz、(a-1)Vx+(b-1)Vy+(c-1)Vz、(a-1)Vx+bVy+cVz、aVx+(b-1)Vy+cVz、aVx+bVy+(c-1)Vz(但し、a、b、cは任意の定数)、なる電圧が印加される、ことを特徴とするトリプラ・コア回路。

引用特許：

審査官引用 (1件)

テレシネ装置
公報種別：公開公報出願番号：特願平3-296531 出願人：ソニー株式会社

前のページに戻る