特許

J-GLOBAL ID：200903002307542364

半導体チップおよび半導体装置用パッケ-ジ、並びに、プロ-ブカ-ドおよびパッケ-ジのテスト方法

発明者： 玉井 滋樹
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-010440
公開番号（公開出願番号）：特開2000-208717
出願日： 1999年01月19日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】 基材の有効活用とテスト時間の短縮を図ってコストを低減する。【解決手段】 TCP11に搭載された隣接する2つの液晶ドライバチップ14,14は、入力リード15側または出力リード16側を対向させて配置し、入力テスト端子17または出力テスト端子18を共通にしている。こうして、液晶ドライバチップ14の搭載ピッチを減少して基材12を有効に活用し、コストダウンを図る。その場合、液晶ドライバチップ14の両端から見て同数番目の入力端子は、同電位の電源又は信号が入力されるように配置されている。そこで、両液晶ドライバ14b,14cに共通する入力テスト端子17bに入力信号を印加して夫々の出力テスト端子18a,18cからの出力を同時に測定して、両液晶ドライバチップ14b,14cを1回のプロービングで同時にテストする。こうして、テスト時間を短縮してテスト時のコストダウンを図る。

請求項（抜粋）：

電源および信号が入力される入力端子を有する半導体チップにおいて、上記入力端子を、当該半導体チップの両端から見て同数番目の入力端子には同電位の電源あるいは同電位の信号が供給されるように配置したことを特徴とする半導体チップ。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  G01R 1/073 ,  H01L 21/66

FI (3件)：

H01L 27/04 E ,  G01R 1/073 E ,  H01L 21/66 B

Fターム (19件)：

2G011AA17 ,  2G011AE03 ,  2G011AE22 ,  4M106AA02 ,  4M106AA20 ,  4M106AD01 ,  4M106AD23 ,  4M106BA01 ,  4M106BA14 ,  4M106DD10 ,  4M106DD16 ,  5F038BE07 ,  5F038BE09 ,  5F038CA06 ,  5F038CA10 ,  5F038DT04 ,  5F038DT10 ,  5F038EZ04 ,  5F038EZ20

引用特許：

出願人引用 (1件)

• マイクロ波集積回路ウエハ
  公報種別：公開公報   出願番号：特願平4-177246   出願人：シャープ株式会社

審査官引用 (1件)

• マイクロ波集積回路ウエハ
  公報種別：公開公報   出願番号：特願平4-177246   出願人：シャープ株式会社