特許

J-GLOBAL ID：200903002421907380

メモリ・セル

発明者： テケマダサイル・ブィ・ラジェバクマー ,  ピア・ナオコ・サンダ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-077069
公開番号（公開出願番号）：特開平6-326269
出願日： 1994年04月15日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 従って、本発明の主な目的は、伝達装置のゲートに自己整列され、敏感なデバイス領域へのどのようなドーパントの拡散をも防止する拡散バリアとして導電性材料を使用するポリシリコンの表面条線を提供することである。【構成】 本発明は、トレンチ・キャパシタ及び拡散領域の間に自己整列された表面条線を有するDRAMセル構造に関する。条線は、この条線からデバイスの能動領域への拡散を防止して能動デバイスの完全性を維持するために導電性でありそして下側に形成された層(liner)であるバリア、望ましくはTiNを有するポリシリコンを含む。本発明は、デバイスが高密度で互いに近接して実装されることにより条線からのドーパントの外方拡散を受けやすいスケール・ダウンされたDRAMセルに対して特に有用である。

請求項（抜粋）：

半導体基板と、該半導体基板の開口内に形成された記憶トレンチと、拡散領域を有するアクセス装置と、上記記憶トレンチを上記拡散領域に結合する自己整列されたポリシリコンの条線とを有し、上記条線の下側には導電性の拡散バリア材料が形成されていることを特徴とするメモリ・セル。

IPC (2件)：

H01L 27/108 ,  H01L 27/04

引用特許：

審査官引用 (3件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-245021   出願人：日本テキサス・インスツルメンツ株式会社
• 特開平4-370956
  
• 特開昭60-074556