特許
J-GLOBAL ID：200903002518614701
データプロセッサ及びデータ処理システム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平8-138111
公開番号（公開出願番号）：特開平9-319727
出願日： 1996年05月31日
公開日（公表日）： 1997年12月12日
要約：
【要約】【課題】 デバッグのための信号端子を少なくし、デバッグ動作を容易に可変させることができるデータプロセッサを提供する。【解決手段】 データプロセッサ(1)は、CPU(10)にシリアルインタフェース回路(15)からデバッグ用RAM領域(111)へデバッグプログラムを転送させるブートプログラムを格納したROM(112)を備える。シリアルインタフェース回路は、外部からSDIブートコマンドが供給されると、割込みコントローラ(12)にSDI割り込み要求信号(SDI_boot)を出力し、CPUに前記ブートプログラムを実行させる。デバッグ動作はダウンロードされたデバッグプログラムの内容に従って可変であり、デバッグの際の情報のやりとりもシリアルに行われる。
請求項（抜粋）：
中央処理装置、この中央処理装置によってアクセス可能な記憶手段、前記中央処理装置への割込みを制御する割込みコントローラ、外部との間でシリアルに情報の入出力を行うシリアルインタフェース手段、及びそれらを接続するための内部バスを含んで半導体集積回路化されて成るデータプロセッサであって、前記記憶手段は、書き換え可能な第1の記憶領域と、前記中央処理装置に前記シリアルインタフェース手段から前記第1の記憶領域へ情報を転送させるブートプログラムを保有する第2の記憶領域とを含み、前記シリアルインタフェース手段は、外部から供給された第1のコマンドの解読結果に基づいて前記割込みコントローラに第1の割込み要求信号を出力し、前記割込みコントローラは、前記第1の割込み要求信号に応答して、中央処理装置に、前記ブートプログラムを実行させる第1の割込み制御情報を与えるものであることを特徴とするデータプロセッサ。
IPC (4件)：
G06F 15/78 510
, G06F 11/22 340
, G06F 11/28
, G06F 13/38 350
G06F 15/78 510 K
, G06F 11/22 340 A
, G06F 11/28 L
, G06F 13/38 350
