特許
J-GLOBAL ID：200903002524027362

半導体装置

発明者：
山崎 舜平

山崎 舜平 について

, 
張 宏勇

張 宏勇 について

, 
竹村 保彦

竹村 保彦 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2005-025325
公開番号（公開出願番号）：特開2005-142592
出願日： 2005年02月01日
公開日（公表日）： 2005年06月02日
要約：
【課題】 薄膜トランジスタにおいて、結晶性の制御をおこなうことによって、その信頼性を向上させる構成を提供する。【解決手段】 基板上に形成された1つの島状の結晶シリコン領域に、Nチャネル型TFTのチャネル形成領域及び少なくとも2つのN型不純物領域、並びにPチャネル型TFTのチャネル形成領域及び少なくとも2つのP型不純物領域が形成され、前記N型不純物領域の1つと前記P型不純物領域の1つは接しており、当該接している部分は重金属を含み、前記Nチャネル型TFTと前記Pチャネル型TFTはCMOS型のTFTという構成により、課題を解決する。【選択図】 図2
請求項（抜粋）：
基板上に形成された1つの島状の結晶シリコン領域に、Nチャネル型TFTのチャネル形成領域及び少なくとも2つのN型不純物領域、並びにPチャネル型TFTのチャネル形成領域及び少なくとも2つのP型不純物領域が形成され、 前記N型不純物領域の1つと前記P型不純物領域の1つは接しており、当該接している部分は重金属を含み、 前記Nチャネル型TFTと前記Pチャネル型TFTはCMOS型のTFTを構成していることを特徴とする半導体装置。
IPC (3件)：
H01L21/336 ,  H01L21/20 ,  H01L29/786
FI (3件)：
H01L29/78 627G ,  H01L21/20 ,  H01L29/78 613A
Fターム (43件)：
5F052AA17 ,  5F052DA02 ,  5F052DB02 ,  5F052DB03 ,  5F052FA06 ,  5F052JA01 ,  5F052JA04 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE09 ,  5F110EE34 ,  5F110EE44 ,  5F110FF02 ,  5F110FF28 ,  5F110FF30 ,  5F110FF31 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG25 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ18 ,  5F110HL01 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110HM14 ,  5F110NN02 ,  5F110NN23 ,  5F110PP01 ,  5F110PP10 ,  5F110PP34 ,  5F110PP35 ,  5F110QQ11
引用特許：
出願人引用 (8件)
  • 半導体装置およびその製造方法
    公報種別：公開公報   出願番号：特願平5-048534   出願人：株式会社半導体エネルギー研究所
  • 特開昭61-201460
  • 特開平2-042419
全件表示
審査官引用 (8件)
  • 半導体装置およびその製造方法
    公報種別：公開公報   出願番号：特願平5-048534   出願人：株式会社半導体エネルギー研究所
  • 特開昭61-201460
  • 特開平2-042419
全件表示

前のページに戻る

TOP

BOTTOM