フラッシュメモリをBIOS-ROMとして使用したパーソナルコンピュータ

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-270390
公開番号（公開出願番号）：特開平5-216639
出願日： 1992年10月08日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】BIOS-ROMをフラッシュメモリで構成した場合に、電源リセット直後はブートブロックをアクセスし、通常状態ではBIOSの記憶領域をアクセスできるようにする。【構成】ブートブロックとBIOSを記憶したメインブロックとを備えたフラッシュメモリをBIOS-ROM17として使用する。アドレス変換回路は、電源リセット直後には、CPU11が出力するアドレスをそのままBIOS-ROM17に供給し、ファージャンプ命令を記憶したブートブロックのアクセスを可能とする。システムの立ち上げ後、アドレス変換回路は、CPU11が出力するアドレスの所定ビットを反転して、BIOSのアクセスを可能とする。CPU11は、BIOS-ROM17の内容の修復または更新のために、FDD25に記憶されたBIOSをBIOS-ROM17のメインブロックに転送する。

請求項（抜粋）：

読み出し専用ブート領域が確保された第1の記憶領域と第1の基本入出力プログラム(BIOS;Basic Input/Output System )が記憶された第2の記憶領域を持つフラッシュメモリであって、前記ブート領域の所定位置にファージャンプ命令が記憶されたフラッシュメモリから構成されるBIOS-ROMと、第2の基本入出力プログラムが記憶された外部記憶装置と、電源リセット直後には、前記ファージャンプ命令を実行するための所定のアドレスデータを出力して前記BIOS-ROMの前記ブート領域をアクセスし、システム立ち上げ後には、前記BIOS-ROMに記憶された前記第1の基本入出力プログラムに従う動作を行うデータ処理手段であって、前記第1の基本入出力プログラムが前記第1の記憶領域に記憶されているものとして扱うように構成されたデータ処理手段と、前記システム立ち上げ後には、前記データ処理手段から出力されるアドレスのうち、前記第1の記憶領域と前記第2の記憶領域とを識別するための所定ビットの論理値を反転して前記BIOS-ROMに出力するアドレス変換手段と、前記システム立ち上げ後には、前記データ処理手段から出力されるアドレスのうちの前記第2の記憶領域内を指定するアドレスをマスクするマスク手段と、前記外部記憶装置に記憶された前記第2の基本入出力プログラムを前記BIOS-ROMに転送すべき旨の指示を入力するための手段と、前記データ処理手段による前記ファージャンプ命令の実行に従い、前記入力手段から前記指示が入力されているか否かを判別する第1の判別手段と、前記第1の判別手段により前記入力手段から前記指示が入力されていないと判別されたとき、前記BIOS-ROMの記憶データが正常か否かを判別する第2の判別手段と、前記第2の判別手段により前記BIOS-ROMの記憶データが正常であると判別されたとき、前記アドレス変換手段および前記マスク手段を有効状態に設定する手段と、前記第1の判別手段により前記入力手段から前記指示が入力されていると判別されたとき、および前記第2の判別手段により前記BIOS-ROMの記憶データが異常であると判別されたとき、前記外部記憶装置に記憶された前記第2の基本入出力プログラムを前記BIOS-ROMに転送して前記BIOS-ROMに記憶されている前記第1の基本入出力プログラムを書き換える手段と、を具備することを特徴とするパーソナルコンピュータ。

IPC (3件)：

G06F 9/06 410 , G06F 9/445 , G06F 12/06 515

引用特許：

審査官引用 (7件)

特開平2-023427
特開平2-081130
特開平3-150651

全件表示

前のページに戻る