特許

J-GLOBAL ID：200903002594208763

電界効果型トランジスタ及びその製造方法

発明者： 岩永 順子 ,  太田 順道
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-152403
公開番号（公開出願番号）：特開2001-332568
出願日： 2000年05月24日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】 ショットキー接合型電界効果型トランジスタにおいて、高耐圧特性を実現することを目的とする。【解決手段】 半導体基板1と、前記半導体基板1の上に形成された導電層2と、前記導電層2の上に形成されたノンドープ層3と、前記ノンドープ層3の上の所定領域にそれぞれ形成された一対のコンタクト領域4と、前記一対のコンタクト領域4の上にそれぞれ形成され、前記コンタクト領域4とオーミック接合するソース電極5およびドレイン電極6と、前記コンタクト領域4の上における前記ソース電極5と前記ドレイン電極6との間に形成され、前記ノンドープ層3とショットキー接合するゲート電極8と、前記ノンドープ層3における前記ゲート電極8と前記ドレイン電極6との間の半導体表面の領域に形成された前記導電層2と反対型の高濃度の導電領域10を備えていることを特徴とする電界効果型トランジスタ。

請求項（抜粋）：

半導体基板と、前記半導体基板の上に形成された導電層と、前記導電層の上に形成された半導体層と、前記半導体層上の所定領域にそれぞれ形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記半導体層上に形成されたゲート電極と、前記ゲート電極と前記ドレイン電極との間の前記半導体層の表面領域に形成された前記導電層と逆導電型の電界緩和領域とを設けた電界効果型トランジスタ。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 301

FI (3件)：

H01L 21/28 301 G ,  H01L 29/80 Q ,  H01L 29/80 F

Fターム (28件)：

4M104AA05 ,  4M104BB10 ,  4M104BB18 ,  4M104CC01 ,  4M104CC03 ,  4M104DD09 ,  4M104DD16 ,  4M104DD68 ,  4M104FF31 ,  4M104GG12 ,  4M104HH20 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL05 ,  5F102GM05 ,  5F102GM06 ,  5F102GM07 ,  5F102GN05 ,  5F102GR04 ,  5F102GR07 ,  5F102GR11 ,  5F102GT03 ,  5F102HC01 ,  5F102HC07 ,  5F102HC21

引用特許：

審査官引用 (4件)

• 化合物半導体エピタキシャルウエハ及び半導体デバイス
  公報種別：公開公報   出願番号：特願平6-167086   出願人：古河電気工業株式会社
• 特開平2-142141
  
• 特開平2-078231
  
• 電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平10-029999   出願人：日本電気株式会社