特許

J-GLOBAL ID：200903002679057837

半導体装置の製造方法

発明者： 小川 吉司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-232900
公開番号（公開出願番号）：特開平8-097212
出願日： 1994年09月28日
公開日（公表日）： 1996年04月12日
要約：

【要約】 (修正有)【目的】 配線を薄膜化すると共にウエハの反り量を低減でき、微細な配線の形成が歩留り良く実現できる半導体装置の製造方法を提供する。【構成】 各種の素子が形成されたp型半導体基板101上に層間絶縁膜103を形成後、n型拡散層102と電気的接続のためコンタクト孔104を形成する。次にバリア層として窒化チタン膜105をスパッタ法で堆積後、CVD法でタングステン膜106を堆積する。このWのCVD膜は相当の引張り応力を含んでいるので、その応力を低減させるためにWイオンを注入した結果、応力は緩和され6吋ウエハでの反りは約120μmから約40μmに減少した。さらにW膜106とTiN膜105をパターニングしエッチングしてW配線108を形成後、従来技術により半導体チップを完成する。W配線のパターニング中ウエハの反りが軽減されているため、ウエハの平坦度が確保され、また低抵抗の配線が得られた。

請求項（抜粋）：

半導体基板上に金属配線膜を堆積させる第1の工程と、前記第1の工程により堆積された金属配線膜をパターニングすることにより金属配線を形成する第2の工程を具備する半導体装置の製造方法において、前記第1の工程と第2の工程との間に、金属配線膜と同一の金属元素の金属イオンをイオン注入する第3の工程を含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 ,  H01L 21/265 ,  H01L 21/28 301 ,  H01L 21/768

FI (3件)：

H01L 21/88 B ,  H01L 21/265 Z ,  H01L 21/90 C

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-081323   出願人：新日本製鐵株式会社
• 特開昭61-181150