特許
J-GLOBAL ID:200903002680335140

EEPROMのプログラミングおよび消去のために必要な高電圧を自動的に確定するための方法および装置

発明者:
出願人/特許権者:
代理人 (1件): 山口 巖 (外1名)
公報種別:公表公報
出願番号(国際出願番号):特願平9-517743
公開番号(公開出願番号):特表平11-515129
出願日: 1996年11月04日
公開日(公表日): 1999年12月21日
要約:
【要約】本発明による方法により、各々の電気的消去およびプログラミング可能な半導体リードオンリメモリ(SP)に対して個別に、その消去またはプログラミングのために必要な高電圧(Vpp)を確定し、またメモリ(SP)自体のなかにそこに設けられているある範囲(A)のなかに記憶することが可能である。そこからこの確定された高電圧がその後の各消去またはプログラミング過程に対し呼出し可能である。メモリのプログラミングまたは消去のための高電圧の第1の値およびプログラミングまたは消去過程の検査のための読出し電圧の第1の値から出発して、最も望ましい高電圧が高電圧もしくは読出し電圧の逐次の変更により確定される。
請求項(抜粋):
プログラミングおよび消去可能な半導体リードオンリメモリ(SP)においてプログラミングのためまたは消去のために必要な高電圧(Vpp)を確定するための方法において、a)メモリセルの消去のためにメモリセルの制御ゲート(SG)に、またはプログラミングのためにメモリセルのドレイン端子に、高電圧(Vpp)を与える過程、または、この過程が繰り返して実行される場合には、高められた高電圧(Vpp+ΔV・(ループ通過の数))を与える過程、b)予め定められた読出し電圧(UL)によりセルを読出す過程と、c)すべてのセルが消去またはプログラミングされているときには、高電圧(Vpp+ΔV・(ループ通過の数))を不揮発的に記憶する過程と、d)少なくとも1つのセルが消去またはプログラミングされていないときには、特定の大きさ(ΔV)だけ高電圧を高め、過程a)を開始する過程とを含んでいることを特徴とする方法。
FI (2件):
G11C 17/00 611 E ,  G11C 17/00 612 E
引用特許:
審査官引用 (2件)
  • 半導体集積回路装置
    公報種別:公開公報   出願番号:特願平6-040935   出願人:株式会社東芝
  • 特開平1-159895

前のページに戻る