特許
J-GLOBAL ID：200903002695597949
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (3件)：
岩橋 文雄
, 坂口 智康
, 内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-282636
公開番号（公開出願番号）：特開2005-050446
出願日： 2003年07月30日
公開日（公表日）： 2005年02月24日
要約：
【課題】半導体装置において、メモリセルのデータパターンの簡易化による歩留まり向上、メモリセル領域の縮小によるチップサイズ縮小を図る。【解決手段】ビット線とワード線とに接続されたメモリセルがマトリックス状に配置されたメモリアレイにおいて、複数のビット線のそれぞれに接続された、ビット線方向に読み出したデータの極性を反転する回路と、ワード線方向に、ワード線方向のデータを反転させるかどうかの情報を記憶するビットを有し、データ反転情報ビットが所定の情報を示すときに、ワード線方向に読み出したデータを反転する回路と、ワード線方向に選択されたデータパターンが同じである複数のワード線のワード線アドレスに関し、物理的に同一のワード線を選択するデコーダ回路とを備えている。【選択図】図7
請求項（抜粋）：
ビット線とワード線とに接続されたメモリセルがマトリックス状に配置されたメモリアレイにおいて、複数の前記ビット線のそれぞれに接続された、前記ビット線方向に読み出されたデータの極性を反転する回路を備えていることを特徴とする半導体メモリ装置。
IPC (1件)：
FI (1件)：
Fターム (6件)：
5B003AA05
, 5B003AB02
, 5B003AB03
, 5B003AC08
, 5B003AD04
, 5B003AE03
