特許
J-GLOBAL ID:200903002941797448

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願平3-286646
公開番号(公開出願番号):特開平5-129326
出願日: 1991年10月31日
公開日(公表日): 1993年05月25日
要約:
【要約】【目的】 接合耐圧の低下の防止。【構成】 ゲート電極形成後に高濃度注入して第1導電型高濃度層(チャネル層)を有するNUDCを形成するといった方法をとらず、ゲート電極形成前に第1導電型半導体基板全域に第1導電型高濃度不純物注入して高濃度チャネル層を形成し、ゲート電極形成後NUDCの構造を形成するために第2導電型不純物をカウンタードープする。【効果】 従来のNUDCと同様にショートチャネルを抑える効果そをのままに維持しながら、接合耐圧の向上、及び高速化を図ることができる。
請求項(抜粋):
(i)第1導電型半導体基板上に、第1導電型不純物のチャネル注入を行って第1導電型高濃度層のNUDC層を形成し、(ii)第1導電型高濃度層の上にゲート電極を形成し、その後にイオン注入を第2導電型不純物で行い第1導電型低濃度層のNUDC層を形成し、(iii)しかる後、LDD形成用の第2導電型不純物のイオン注入を行い、第1導電型低濃度層のNUDC層にLDDの第2導電型低濃度層を形成し、(iv)ゲート電極のサイドウォールを形成した後第1導電型半導体基板上に第2導電型不純物のイオン注入を行って第2導電型高濃度層のソース・ドレイン層を形成し、NUDC構造のMOSFETを形成することからなる半導体装置の製造方法。
IPC (3件):
H01L 21/336 ,  H01L 29/784 ,  H01L 21/265
FI (2件):
H01L 29/78 301 L ,  H01L 21/265 L
引用特許:
審査官引用 (5件)
  • 特開昭61-090465
  • 特開昭61-292963
  • 特開昭61-090465
全件表示

前のページに戻る