特許

J-GLOBAL ID：200903003066122349

CTEが一致した印刷配線板上のチップスケールパッケージング

発明者： チン・ピン・ロ ,  ダニエル・エー・フアン ,  ピート・ハドソン
出願人/特許権者： ザ・ボーイング・カンパニー
代理人 (1件)： 鈴江 武彦 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-030925
公開番号（公開出願番号）：特開2001-267699
出願日： 2001年02月07日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 本発明は、ダイと印刷配線板との相互接続部の応力を減少させて印刷配線板に取付けられた集積回路の信頼性を増加することのできる回路アセンブリを提供することを目的とする。【解決手段】 複数のダイパッドを備えたダイと、それら複数のダイパッドに結合される複数の回路パッドを有する第1の側面と、別の複数の回路パッドを有する第2の側面とを有する第1の回路層で構成されたチップスケールパッケージアセンブリ14と、ヒートシンク16と、ヒートシンク16に結合され、前記第2の複数の回路パッドに結合された第3の複数の回路パッド20を有するコンプライアントな第2の回路層18とを具備していることを特徴とする。

請求項（抜粋）：

複数のダイパッドを備えたダイと、前記複数のダイパッドに結合される第1の複数の回路パッドを有する第1の側面と、第2の複数の回路パッドを有する第2の側面とを有する第1の回路層と、ヒートシンクと、前記ヒートシンクに結合され、前記第2の複数の回路パッドに結合された第3の複数の回路パッドを有するコンプライアントな第2の回路層とを具備している回路アセンブリ。

IPC (6件)：

H05K 1/02 ,  H01L 23/14 ,  H05K 1/18 ,  H05K 3/32 ,  H05K 3/34 507 ,  H05K 7/20

FI (6件)：

H05K 1/02 F ,  H05K 1/18 L ,  H05K 3/32 B ,  H05K 3/34 507 C ,  H05K 7/20 D ,  H01L 23/14 R

引用特許：

審査官引用 (4件)

• 再生可能なフリップチップを含む再生可能な回路板装置
  公報種別：公開公報   出願番号：特願平10-193341   出願人：ヒューズ・エレクトロニクス・コーポレーション
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願平10-006253   出願人：株式会社日立製作所
• 特開昭59-000996
  
• 特開昭59-000996