特許

J-GLOBAL ID：200903003090214688

半導体装置及びその製造方法

発明者： 古賀 一成
出願人/特許権者： パナソニック株式会社
代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2008-067844
公開番号（公開出願番号）：特開2009-224585
出願日： 2008年03月17日
公開日（公表日）： 2009年10月01日
要約：

【課題】結晶欠陥の発生が抑制されたSTI型素子分離領域を有する半導体装置及びその製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体基板10にトレンチ33を形成する工程と、トレンチ33の内面に沿って、トレンチ33の側面上よりも底面上の膜厚が厚い第1の絶縁膜12aを形成する工程と、第1の絶縁膜12aを通して不純物をイオン注入することにより半導体基板10におけるトレンチ33の周辺部に不純物注入層13Aを形成する工程と、第1の絶縁膜12aの上にトレンチ33を埋める第2の絶縁膜12bを形成することにより、第1の絶縁膜12aと第2の絶縁膜12bとを有する素子分離領域12を形成する工程とを備えている。結晶欠陥が修復された状態でイオン注入を行うことができるので、半導体基板10の結晶欠陥を低減することができる。【選択図】図3

請求項（抜粋）：

半導体基板と、 前記半導体基板に形成されたトレンチ内に絶縁膜が埋め込まれてなる素子分離領域と、 前記半導体基板内であって前記素子分離領域に囲まれた活性領域と、 前記半導体基板のうち前記トレンチの周辺部に形成された不純物領域とを備えた半導体装置であって、 前記素子分離領域は、前記トレンチの内面に沿って形成され、前記トレンチの側面上よりも底面上での膜厚が厚い第1の絶縁膜と、前記第1の絶縁膜上に形成され、前記トレンチを埋める第2の絶縁膜とを有している半導体装置。

IPC (4件)：

H01L 21/76 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 27/146

FI (3件)：

H01L21/76 L ,  H01L27/06 102A ,  H01L27/14 A

Fターム (38件)：

4M118AA05 ,  4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118EA01 ,  4M118EA03 ,  4M118EA16 ,  4M118FA26 ,  4M118FA27 ,  4M118FA28 ,  4M118FA33 ,  5F032AA33 ,  5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA70 ,  5F032AA76 ,  5F032AA79 ,  5F032AA84 ,  5F032BA01 ,  5F032BA05 ,  5F032BB06 ,  5F032CA15 ,  5F032CA17 ,  5F032DA02 ,  5F032DA44 ,  5F032DA53 ,  5F032DA60 ,  5F032DA77 ,  5F048AA04 ,  5F048AA07 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BC03 ,  5F048BG13 ,  5F048BG14

引用特許：

出願人引用 (1件)

• CMOSイメージセンサ及びその製造方法
  公報種別：公開公報   出願番号：特願2004-369171   出願人：東部亞南半導體株式會社