特許
J-GLOBAL ID：200903003121280153

メモリ制御方法と装置およびこれらを用いた表示装置

発明者：
平松 達夫

平松 達夫 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 森下 賢樹
公報種別：公開公報
出願番号（国際出願番号）：特願2002-054135
公開番号（公開出願番号）：特開2003-256271
出願日： 2002年02月28日
公開日（公表日）： 2003年09月10日
要約：
【要約】【課題】 メモリのエントリ幅より狭いデータ幅の書換の際、リードモディファイライトを使うとサイクルが2回必要で、高速化の足かせとなる。【解決手段】 メモリ10に背景画像のデータが格納されている。書込データとして上層画像のデータが伝搬される。指示レジスタ12に、書込を許すデータ値を書いておく。バイト毎に第1比較器22等でデータの比較を行い、書込を許すデータがくればMSK1等の信号をネゲートする。それ以外のとき、MSK1等をアサートし、書換をプロテクトする。
請求項１：
メモリに対してデータを書き込む際、そのデータ値が予め設定された値と所定の関係を満たすときにはそのデータの書込をそのまま実行し、前記データ値が前記所定の関係を満たさないときには書込マスク信号を出力してデータの書込を禁止することを特徴とするメモリ制御方法。
IPC (7件)：
G06F 12/04 520 ,  G06F 3/153 336 ,  G06F 12/00 560 ,  G06F 12/00 580 ,  G09G 5/00 530 ,  G09G 5/00 550 ,  G09G 5/393
FI (7件)：
G06F 12/04 520 D ,  G06F 3/153 336 A ,  G06F 12/00 560 G ,  G06F 12/00 580 ,  G09G 5/00 530 M ,  G09G 5/00 550 P ,  G09G 5/36 530 E
Fターム (23件)：
5B060DA04 ,  5B060GA01 ,  5B069AA01 ,  5B069BC02 ,  5B069LA02 ,  5B069LA12 ,  5B069LA15 ,  5C082AA02 ,  5C082BA12 ,  5C082BA27 ,  5C082BB03 ,  5C082BB13 ,  5C082BB15 ,  5C082BB22 ,  5C082BB53 ,  5C082CA56 ,  5C082DA22 ,  5C082DA42 ,  5C082DA54 ,  5C082DA64 ,  5C082DA73 ,  5C082DA86 ,  5C082MM02
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM