集積回路メモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-296526
公開番号（公開出願番号）：特開平8-227586
出願日： 1995年11月15日
公開日（公表日）： 1996年09月03日
要約：

【要約】【課題】集積回路メモリ装置用のセンス装置の改良。【解決手段】 EPROMおよびフラッシュメモリのような絶縁ゲートトランジスタによりメモリセルを形成し集積回路メモリ装置を形成する。このようなメモリ装置はこれまでスタティックセンスアンプを用いるが、本発明はそれらメモリ装置に使用するに適したダイナミックセンスアンプを提供する。

請求項（抜粋）：

一つの行のセルが共通のワード線に接続し一つの列のセルが共通のビット線に接続するように行列状に配置された、夫々が一つのデータビットを記憶するメモリセルの第1アレイと、上記メモリセルの内の選択された1個に記憶されたデータビットを読取るためのセンス回路と、上記選択されたメモリセルに関連したビット線を上記センス回路に接続するための第1スイッチ回路と、を含む集積回路メモリ装置であって、上記センス回路は、上記選択されたビット線と基準信号とに夫々接続する第1および第2入力端子と、第1および第2出力端子と、上記選択されたビット線と上記基準信号との間の差の状態により逆の論理状態へと上記第1および第2出力端子を駆動するラッチ回路とを含むダイナミックセンスアンプであって、上記論理状態の一つがそのダイナミックセンスアンプの電源電圧により決定されるダイナミックセンスアンプと、上記第1および第2出力端子に接続してそれらを一つの共通なプリチャージされた信号レベルに保持しそして解放信号に応じて上記第1および第2出力端子を解放するクランプ回路と、上記選択されたビット線を所定の電圧レベルにバイアスするためのバイアス回路、上記ダイナミックセンスアンプと上記選択されたビット線および基準信号との間に接続し、読取サイクルの第1段階において上記選択されたビット線と基準信号を上記ダイナミックセンスアンプに接続する第1状態を用いるように動作し、分離信号に応じて上記読取サイクルの第2段階において第2状態を用いて上記選択されたビット線および基準信号を上記ダイナミックセンスアンプから分離するように動作可能な分離回路であって、この分離回路が上記第2状態のときリストア回路を介して上記バイアス回路が上記電源電圧に接続されるようにする分離回路と、を含むことを特徴とする集積回路メモリ装置。

引用特許：

審査官引用 (8件)

特開平4-119597
特開平4-011396
特開昭61-184794

全件表示

前のページに戻る