特許

J-GLOBAL ID：200903003178784620

半導体集積回路

発明者： 越 智 伸 二 ,  藤 崎 友 啓 ,  田 中 康 規
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-257112
公開番号（公開出願番号）：特開平8-125523
出願日： 1994年10月21日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】 オーバシュート及びリンギングの発生を抑制する半導体集積回路を提供する。【構成】 入力信号を与えられ電源電圧(5V)を供給されて増幅し出力する第1のバッファ部IV4〜IV6と、第1のバッファ部から出力された信号を与えられ電源電圧(3V)を供給され増幅して出力端子より外部に出力する第2のバッファ部TN2及びTN3とを有する出力回路21と、出力端子と接地電圧端子との間に両端が接続されたPチャネル形MOSトランジスタTP4と、入力信号を与えられて制御信号を生成しトランジスタTP4のゲートに与えるバイアス回路22とを備える。

請求項（抜粋）：

入力信号を与えられ、第1の電源電圧を供給され増幅して出力する第1のバッファ部と、前記第1のバッファ部から出力された信号を与えられ、第2の電源電圧を供給され増幅して出力端子より外部に出力する第2のバッファ部とを有する出力回路と、前記出力端子と接地電圧端子との間に両端が接続され導通抵抗が変化するスイッチング素子と、前記入力信号又は前記第1のバッファ部から出力された信号を与えられて制御信号を生成して前記スイッチング素子に与え、前記出力端子の電位が所定値を越えないようにこのスイッチング素子の導通抵抗を制御するバイアス回路とを備えたことを特徴とする半導体集積回路。

IPC (5件)：

H03K 19/0185 ,  H03K 5/02 ,  H03K 17/16 ,  H03K 17/687 ,  H03K 19/003

FI (2件)：

H03K 19/00 101 B ,  H03K 17/687 F

引用特許：

審査官引用 (1件)

• 半導体集積装置
  公報種別：公開公報   出願番号：特願平4-291136   出願人：三菱電機株式会社