特許

J-GLOBAL ID：200903003440690186

半導体装置及びその製造方法

発明者： 中村 直文
出願人/特許権者： 株式会社東芝
代理人 (4件)： 平田 忠雄 ,  角田 賢二 ,  中村 恵子 ,  遠藤 和光
公報種別：公開公報
出願番号（国際出願番号）：特願2005-115107
公開番号（公開出願番号）：特開2006-294941
出願日： 2005年04月12日
公開日（公表日）： 2006年10月26日
要約：

【課題】 配線間容量およびRC遅延量の増加を招くことなく、ビア埋め込みの不良に基づくビア導通の不良による信頼性劣化を改善することが可能な半導体装置及びその製造方法を提供する。【解決手段】 SiO2等による第1の層間絶縁膜1上の所定位置に下層配線3が埋め込まれ、この下層配線3はバリアメタル2で被覆されている。下層配線3とウェハ1の上面には、Cを主成分とするPAEによる有機膜5が設けられ、有機膜5の全面にSiO2、SiOC、SiC、SiCN等による第2の層間絶縁膜6が形成され、この第2の層間絶縁膜6に上層配線8及びビア9が設けられている。【選択図】 図1

請求項（抜粋）：

シリコンを含む第1の層間絶縁膜に埋め込まれた第1の配線と、 少なくとも前記第1の配線上に形成されたCを主成分とする有機膜と、 前記有機膜上に形成されたシリコンを含む第2の層間絶縁膜と、 前記第1の配線に達するように前記第2の層間絶縁膜および前記有機膜に形成された開口と、 前記開口内に充填され、前記第1の配線と前記第2の層間絶縁膜に埋め込まれた第2の配線とを接続する接続部材を備えたことを特徴とする半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 23/522 ,  H01L 21/312

FI (2件)：

H01L21/90 J ,  H01L21/312 N

Fターム (55件)：

5F033HH07 ,  5F033HH11 ,  5F033HH14 ,  5F033HH15 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ14 ,  5F033JJ15 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK07 ,  5F033KK11 ,  5F033KK14 ,  5F033KK15 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN01 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033RR01 ,  5F033RR04 ,  5F033RR21 ,  5F033SS21 ,  5F033TT04 ,  5F033XX24 ,  5F033XX27 ,  5F033XX28 ,  5F058AA10 ,  5F058AD06 ,  5F058AD09 ,  5F058AD10 ,  5F058AH02

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-345002   出願人：ソニー株式会社