特許
J-GLOBAL ID：200903003491878783

データメモリ

発明者：
デビッド ウィリアム ハワード

デビッド ウィリアム ハワード について


出願人/特許権者：
アドバンスド リスク マシーンズ リミテッド

アドバンスド リスク マシーンズ リミテッド について


代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-229926
公開番号（公開出願番号）：特開平7-200395
出願日： 1994年09月26日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 低電力で、特にキャッシュメモリに適したデータメモリを提供する。【構成】 各メモリ一セル34はアクセス制御ビットと残りビットとを含むデータ語を記憶する。特定のメモリ位置をアドレス指定すると、そのメモリ位置に記憶されているアクセス制御ビットが制御論理12、46に出力される。制御論理が有効アクセス信号を発生させ選択されたメモリ位置に戻し、当該メモリ位置にある残りビットを出力すせるかどうか制御する。アクセス制御ビットにより残りビットに対するアクセスが許可されない場合、残りビットは出力されないので、電力の節約となる。この制御にはハードウエアおよびソフトウエアのフラグも使用する。
請求項（抜粋）：
データメモリを備えたデータ処理用装置であって、(i)各記憶場所が仮想アドレスを有し多数ビットデータ語を記憶する役目をしている複数の記憶場所と、(ii)アクセスすべきデータ語を記憶する記憶場所を示す入力アドレス信号に応答して、前記複数の記憶場所の中から前記記憶場所を選択し、かつ前記データ語の1つまたはそれ以上のアクセス制御ビットの前記記憶場所からの出力をイネーブルする第1のアクセスイネーブル信号を発生させる記憶場所選択手段と、(iii)前記1つまたはそれ以上のアクセス制御ビットに応答して、前記データ語の別の1つまたはそれ以上の残りビットの前記記憶場所からの出力をイネーブルする第2のアクセスイネーブル信号を発生させるアクセス制御手段と、を含むことを特徴とする装置。
IPC (2件)：
G06F 12/06 515 ,  G06F 12/10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM