特許

J-GLOBAL ID：200903003493185297

キャッシュメモリ制御方法

発明者： 田中 英彦 ,  佐藤 充 ,  井上 直樹
出願人/特許権者： 日立ソフトウエアエンジニアリング株式会社 ,  佐藤 充
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平10-175473
公開番号（公開出願番号）：特開2000-010862
出願日： 1998年06月23日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 分散共有メモリ型の並列計算機システムにおいて動作させているアプリケーションプログラムのメモリアクセスの性質に左右されることなく、キャッシュメモリの機能を充分に発揮させ、効率的なデータ処理を進めることができるようにする。【解決手段】 キャッシュメモリを複数アドレスから成る複数のキャッシュブロックに分割し、各キャッシュブロックの更新頻度を計測し、その計測結果に基づいてデータの一貫性を保つためのキャッシュプロトコルを更新型向きから無効化型向きへ、または無効化型向きから更新型向きへ動的に変化させるように動的にキャッシュプロトコルを切り替える。

請求項（抜粋）：

プロセッサ、メモリおよびキャッシュメモリをそれぞれ備えた複数のノードを相互結合網を介して結合し、各ノードのメモリは1つの共有メモリ空間で管理される分散共有メモリ型の並列計算機システムにおけるキャッシュメモリ制御方法であって、前記メモリを所定の管理単位で複数のメモリブロックに分割すると共に、前記キャッシュメモリを前記メモリと同じ管理単位で複数のキャッシュブロックに分割し、前記メモリブロックには、当該メモリブロックのデータの写しが存在するキャッシュブロックを特定する存在場所情報とそのキャッシュブロックの一斉無効化を行なう上で基準となる閾値Aの格納領域を付加し、前記キャッシュブロックには、当該キャッシュブロックの更新回数を格納するカウンタ領域を付加し、同一ノード内のプロセッサによるキャッシュブロックのデータの更新に際して、当該キャッシュブロックの前記カウンタ領域の更新回数値を更新した後、その更新回数値と当該キャッシュブロックに対応するメモリブロックの閾値Aとを比較し、更新回数値が閾値A未満であれば、当該キャッシュブロックと同じデータの写しを格納している他のキャッシュブロックの存在場所を前記存在場所情報によって検出し、その検出したキャッシュブロックのデータを前記プロセッサから更新を受けたキャッシュブロックのデータと同一データに更新し、更新回数値が閾値A以上であれば、前記プロセッサから更新を受けたキャッシュブロックのデータのみを更新し、かつ当該キャッシュブロックと同じデータの写しを格納している他のキャッシュブロックのデータを一斉に無効化すると共に、当該キャッシュブロックの元データを格納しているメモリブロックの閾値Aを一斉無効化処理が少なくなる傾向の値に更新する処理を、前記プロセッサによるキャッシュブロックのデータの更新操作毎に行ない、更新型キャッシュプロトコルと一斉無効化型キャッシュプロトコルとを各キャッシュブロックへの更新頻度に応じて動的に切り替えることを特徴とするキャッシュメモリ制御方法。

IPC (3件)：

G06F 12/08 310 ,  G06F 12/08 ,  G06F 15/163

FI (4件)：

G06F 12/08 310 B ,  G06F 12/08 S ,  G06F 12/08 E ,  G06F 15/16 320 K

Fターム (15件)：

5B005JJ13 ,  5B005KK02 ,  5B005KK13 ,  5B005KK22 ,  5B005MM01 ,  5B005NN31 ,  5B005NN43 ,  5B005NN45 ,  5B005PP21 ,  5B005UU41 ,  5B005VV02 ,  5B005VV21 ,  5B045DD02 ,  5B045DD12 ,  5B045DD13