半導体集積回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-322414
公開番号（公開出願番号）：特開平7-176696
出願日： 1993年12月21日
公開日（公表日）： 1995年07月14日
要約：

【要約】【構成】外部入力端に相当する第1のノードn1 を第1〜第3の電圧状態Vcc,Vss,VA に設定することでテスト回路104の入力端となるノードn2 を制御し、第1の電圧状態Vccでテスト回路104を活性化させ、かつ第2、第3の状態Vss,VA ではテスト回路104を非活性化状態とする。その非活性状態にする第3の状態VA でダイオード102がヒューズ101を切断し、その後バイアストランジスタ103によりテスト回路104が非活性状態に固定される。【効果】テストピンやノンコネクトピンの使用時には実装の際にそれらのピンへのバイアス配線を施す必要が無く、またノーマルピンとの兼用においてはノーマルモードでの安定動作を確保し得ることとなる。

請求項（抜粋）：

外部入力端となる第1ノードとテスト回路の入力端となる第2ノードとの間に設けられるテスト入力回路を構成する半導体集積回路であって、前記第1ノードと前記第2ノードとが特性的に非接続状態と等価の状態をその切断によって形成するヒューズ手段と、前記第2ノードと第1の電源との間に接続され、そのゲートが第2の電源の電圧が印加されたバイアストランジスタを有し、前記第1ノードの電圧が第1の状態のとき前記テスト回路が活性状態となり、かつ前記第1ノードが第2、第3の状態のときには前記テスト回路が非活性状態となるように前記第2ノードを通じて前記テスト回路のバイアスを制御するバイアス制御手段と、前記第1ノードの電圧が前記第3の状態のときに前記ヒューズ手段に対する切断電流を流すヒューズ制御手段とを備えている半導体集積回路。

IPC (4件)：

H01L 27/04 , H01L 21/822 , G01R 31/26 , G01R 31/28

FI (2件)：

H01L 27/04 T , G01R 31/28 V

引用特許：

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平3-324606 出願人：三菱電機株式会社
特開昭63-014450
半導体装置
公報種別：公開公報出願番号：特願平4-222036 出願人：日本電気アイシーマイコンシステム株式会社

前のページに戻る