特許
J-GLOBAL ID：200903003568617953

半導体装置及びその製造方法

発明者：
和田 太郎

和田 太郎 について

, 
井手 健介

井手 健介 について

, 
舩山 正宏

舩山 正宏 について


出願人/特許権者：
三菱重工業株式会社

三菱重工業株式会社 について


代理人 (2件)： 大場 充 ,  杉浦 秀幸
公報種別：公開公報
出願番号（国際出願番号）：特願2004-377734
公開番号（公開出願番号）：特開2006-186091
出願日： 2004年12月27日
公開日（公表日）： 2006年07月13日
要約：
【課題】 多層半導体デバイス等の半導体装置及びその製造方法において、製造コストの増大等を抑制すると共に高い接合性及び良好な封止状態を得ること。【解決手段】 第1のデバイス部1を有し第1のバンプ電極6が表面に形成された第1の基板2と、第2のデバイス部3を有し第2のバンプ電極10が表面に形成されていると共に第1のバンプ電極6と第2のバンプ電極10とを接合させた状態で第1の基板2上に積層された第2の基板4と、接合状態の第1のバンプ電極6と第2のバンプ電極10とを包囲した状態で第1の基板2と第2の基板4との間に介在してこれらを接合し、内部の空間を気密状態に封止する第1の封止接合材8及び第2の封止接合材12と、を備えている。【選択図】図1
請求項（抜粋）：
第1のデバイス部を有し前記第1のデバイス部の電極が表面に形成された第1の基板と、 第2のデバイス部を有し前記第2のデバイス部の電極が表面に形成されていると共に前記第1のデバイス部の電極と前記第2のデバイス部の電極とを接合させた状態で前記第1の基板上に積層された第2の基板と、 接合状態の前記第1のデバイス部の電極と前記第2のデバイス部の電極とを包囲した状態で前記第1の基板と前記第2の基板との間に介在してこれらを接合し、内部の空間を気密状態に封止する封止接合材と、を備えていることを特徴とする半導体装置。
IPC (5件)：
H01L 25/18 ,  H01L 25/07 ,  H01L 25/065 ,  H05K 1/14 ,  H05K 3/36
FI (3件)：
H01L25/08 Z ,  H05K1/14 A ,  H05K3/36 A
Fターム (14件)：
5E344AA01 ,  5E344AA12 ,  5E344AA22 ,  5E344BB02 ,  5E344BB06 ,  5E344CD01 ,  5E344CD12 ,  5E344CD34 ,  5E344CD38 ,  5E344DD08 ,  5E344DD16 ,  5E344EE13 ,  5E344EE21 ,  5E344EE30
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM