特許
J-GLOBAL ID：200903003613966239
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平9-252314
公開番号（公開出願番号）：特開平11-096758
出願日： 1997年09月17日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】 外部電源から内部電源を生成する内部電源回路を備えた半導体記憶装置のパワーダウンモードでのアクティブスタンバイ電流を削減する。【解決手段】 トランジスタQ1とトランジスタQ2とトランジスタQ3とを直列に接続し、かつトランジスタQ4とトランジスタQ5とトランジスタQ6とを直列に接続して差動増幅器を構成する。さらに、トランジスタQ3のベースにはAND回路A1の出力端子を接続し、AND回路A1の一方の入力端子には行アドレス制御信号を入力し、AND回路A1の他方の入力端子にはNAND回路N1の出力端子を接続している。また、NAND回路N1の一方の入力端子には行アドレス制御信号を入力し、NAND回路N1の他方の入力端子には増幅終了信号を入力している。この構成により、行アドレス制御信号と増幅終了信号により能力を切り替える。
請求項（抜粋）：
ダイナミックランダムアクセスメモリーを形成するメモリセルアレイと、外部より入力されるアドレス信号を受けるアドレス入力手段と、前記アドレス入力手段を介して得られるアドレス情報を受けて、前記メモリセルアレイに対するメモリセル選択信号を生成して出力するアドレス設定手段と、外部からの読み出し、書き込み制御を入力する入力手段と、前記メモリセルアレイに対応するデータの書き込み及び読み出しを行う手段と、内部電源回路とを有する半導体記憶装置において、前記内部電源回路は、外部電源電位から半導体記憶装置用の内部電源電位を生成するものであって、行アドレス制御信号とセンスアンプの増幅が終了した後に生成される信号によって、その能力を切り替えるものであることを特徴とする半導体記憶装置。
FI (2件)：
G11C 11/34 354 F
, G11C 11/34 362 S
