特許
J-GLOBAL ID：200903081814793597
同期型半導体装置用パワーカット回路
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317676
公開番号（公開出願番号）：特開平7-177015
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：
【要約】【目的】 同期型DRAMにおいて、パワーダウンモード以外でも、外部入出力ピンの入力初段回路をパワーカットし、消費電流を削減する。【構成】 本発明のパワーカット回路(11,12,13,14)は、スタンバイ状態及び/又は読み出し動作時に、外部入出力ピンの入力初段回路をパワーカットし、外部入出力ピンの出力を無効にする様な入力が、他の入力ピンに入力された時、外部入出力ピンの入力初段回路をパワーオンする。
請求項（抜粋）：
同期型半導体装置の入力初段回路に供給するパワーをカットするパワーカット回路に於いて、前記同期型半導体装置がスタンバイ状態の時、前記入力初段回路をパワーカットする手段を有することを特徴とする同期型半導体装置用パワーカット回路。
引用特許：
前のページに戻る
