特許
J-GLOBAL ID：200903003628977946
半導体記憶装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2006-314093
公開番号（公開出願番号）：特開2008-130804
出願日： 2006年11月21日
公開日（公表日）： 2008年06月05日
要約：
【課題】相変化膜の剥離防止、プラグを介した熱拡散の防止に加え、相変化膜の下地となる界面膜を膜厚精度高く、安定性良く成膜可能構造の半導体記憶装置及びその製造方法を得る。【解決手段】層間絶縁膜IF1を貫通してタングステンプラグWP1が選択的に形成され、タングステンプラグWP1の他端はバリヤメタルBM1を介して選択トランジスタQ1のソース・ドレイン領域14,14の一方と電気的に接続される。層間絶縁膜IF3及びストッパー膜SF1を貫通して銅プラグCP1が選択的に形成され、銅プラグCP1の他端はバリヤメタルBM2を介してタングステンプラグWP1の一端と電気的に接続される。銅プラグCP1の一端上に界面膜27が直接形成され、界面膜27上にGST膜23及び上部電極24が積層される。【選択図】図5
請求項（抜粋）：
半導体基板と、
前記半導体基板の主面に形成された選択トランジスタと、
一端及び他端を有し、前記選択トランジスタの一方電極と前記他端が電気的に接続されるプラグと、
前記プラグの前記一端上に形成される、絶縁体あるいは半導体からなる界面膜と、
前記プラグに接触することなく、前記界面膜上に形成される相変化膜と、
前記相変化膜上に形成された上部電極とを備え、
前記プラグは、銅、あるいはタンタルを材料とした良平坦性プラグを有し、前記プラグの前記一端は前記良平坦性プラグの一端を含む、
半導体記憶装置。
IPC (2件)：
FI (2件)：
H01L27/10 448
, H01L45/00 A
5F083FZ10
, 5F083GA27
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083JA60
, 5F083MA01
, 5F083MA05
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083PR40
