特許

J-GLOBAL ID：200903003723448608

データ転送制御装置及び電子機器

発明者： 石田 卓也
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-073622
公開番号（公開出願番号）：特開2001-268142
出願日： 2000年03月16日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 ビット挿入、エンコード、デコード、ビット削除処理を低速のクロック周波数で実現できるデータ転送制御装置及び電子機器を提供すること。【解決手段】 送信側ではビットスタッフィング回路10及びNRZIデコーダ12をパラレル-シリアル変換回路の前段に設け、受信側ではNRZIデコーダ14及びビットアンスタッフィング回路16をシリアル-パラレル変換回路の後段に設け、ビットスタッフィング、NRZIエンコード、NRZIデコード、ビットアンスタッフィングを、シリアルデータ処理ではなくパラレルデータ処理で実現する。ビット挿入によりあふれたビットを次のクロックサイクルのデータに繰り越したり、ビット削除により足りなくなったビットを次のクロックサイクルのデータから繰り上げる。演算されたきビットスタッフィング(ビットアンスタッフィング)位置に基づきビットを挿入(削除)し、あふれ(縮み)ビット数の累積値に基づき出力すべきパラレルデータの範囲を決定する。

請求項（抜粋）：

シリアルバスを介したデータ転送のためのデータ転送制御装置であって、第1の信号レベルのビットが所与の個数だけ連続したことを条件に第2の信号レベルのビットを挿入するビット挿入回路と、パラレルデータを前記シリアルバスで転送されるシリアルデータに変換するためのパラレル-シリアル変換回路とを含み、前記ビット挿入回路が、前記パラレル-シリアル変換回路の前段に設けられると共に、前記ビット挿入回路が、前段の回路から所与のクロックサイクルで入力されたNビットのパラレル入力データを受け、ビット挿入されたNビットのパラレル出力データを出力することを特徴とするデータ転送制御装置。

IPC (5件)：

H04L 25/49 ,  G06F 13/38 350 ,  H03M 5/06 ,  H03M 9/00 ,  G06F 5/00

FI (5件)：

H04L 25/49 C ,  G06F 13/38 350 ,  H03M 5/06 ,  H03M 9/00 B ,  G06F 5/00 S

Fターム (12件)：

5B077AA16 ,  5B077AA22 ,  5B077GG16 ,  5B077NN02 ,  5K029AA11 ,  5K029CC01 ,  5K029DD02 ,  5K029DD13 ,  5K029EE18 ,  5K029GG03 ,  5K029HH21 ,  5K029HH26

引用特許：

審査官引用 (2件)

• 特開平2-211744
  
• 伝送路符号化回路と伝送路復号化回路
  公報種別：公開公報   出願番号：特願平7-076757   出願人：株式会社東芝