特許
J-GLOBAL ID:200903003795009943
表示パネル
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
荒船 博司
, 荒船 良男
公報種別:公開公報
出願番号(国際出願番号):特願2005-286449
公開番号(公開出願番号):特開2007-095618
出願日: 2005年09月30日
公開日(公表日): 2007年04月12日
要約:
【課題】データ線に流れる電流の遅延を抑える。【解決手段】絶縁基板32の上にデータ線3が設けられ、データ線3がゲート絶縁膜34によって被覆され、ゲート絶縁膜34上に走査線2及び供給線4がデータ線3と直交するよう設けられ、走査線2及び供給線4がオーバーコート絶縁膜36によって被覆され、オーバーコート絶縁膜36上に隔壁20がデータ線3と重なるよう設けられている。オーバーコート絶縁膜36の下層においてはスイッチトランジスタ5、保持トランジスタ6、駆動トランジスタ7及びキャパシタ8が画素ごとに設けられている。式(2)を満たすように、隔壁20の厚さDbが設定されている。【選択図】図5
請求項(抜粋):
発光素子と、
前記発光素子に直列に接続された駆動トランジスタを有する画素回路と、
前記画素回路を経由してデータ電流が供給されるデータ線と、
前記画素回路を選択するための走査線と、
前記データ線を覆う第一絶縁膜と、
前記データ線及び前記第一絶縁膜を覆い、前記第一絶縁膜と異なる材料からなる第二絶縁膜と、を備え、
前記画素回路を経由して前記信号線までの経路全体の寄生容量をCtotalとし、真空の誘電率をε0とし、前記第一絶縁膜の比誘電率をεaとし、前記第一絶縁膜の総膜厚をDaとし、前記第二絶縁膜の比誘電率をεbとし、前記第二絶縁膜の厚さをDbとした場合に、
IPC (5件):
H05B 33/22
, G09F 9/30
, H01L 27/32
, H05B 33/12
, H01L 51/50
FI (5件):
H05B33/22 Z
, G09F9/30 365Z
, G09F9/30 338
, H05B33/12 B
, H05B33/14 A
Fターム (13件):
3K007AB17
, 3K007BA06
, 3K007DB03
, 3K007GA00
, 5C094AA21
, 5C094AA53
, 5C094BA03
, 5C094BA29
, 5C094CA19
, 5C094DA13
, 5C094FB15
, 5C094FB16
, 5C094JA08
引用特許:
出願人引用 (1件)
審査官引用 (2件)
-
表示装置
公報種別:公開公報
出願番号:特願2003-209458
出願人:セイコーエプソン株式会社
-
半導体装置およびその作製方法
公報種別:公開公報
出願番号:特願2000-017726
出願人:株式会社半導体エネルギー研究所
前のページに戻る