特許
J-GLOBAL ID：200903003836670510
半導体装置および半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-211491
公開番号（公開出願番号）：特開平8-078638
出願日： 1994年09月05日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】リーク電流が小さなスタック型メモリセルを提供する。【構成】コンタクトホール2はフィールド絶縁膜52の端部(バーズビーク部分)に接するように形成されている。フィールド絶縁膜52の端部と基板51との界面には、フィールド絶縁膜52のストレスが原因で微小な格子欠陥が生じている。また、そのような格子欠陥が生じないまでも、フィールド絶縁膜52の端部からのストレスが基板51にかかることにより、リーク電流が増大する原因となっていた。そのような格子欠陥が生じた部分やストレスがかかった部分をソース・ドレイン領域1で覆うことにより、接合の空乏層が当該部分を横切る面積を減らして接合リークの増大を防止することができる。その結果、フィールド絶縁膜52に起因するリーク電流を低減することができる。
請求項（抜粋）：
トランジスタの高濃度の不純物領域が、半導体基板におけるストレスのかかった部分の少なくとも一部を覆うように形成された半導体装置。
IPC (5件)：
H01L 27/108
, H01L 21/8242
, H01L 21/316
, H01L 27/04
, H01L 21/822
H01L 27/10 681 D
, H01L 21/94 A
, H01L 27/04 C
, H01L 27/10 621 Z
